在多路复用数据采集系统中使用精密SAR和Σ-Δ转换器的设计权衡

工业过程控制、便携式医疗设备和自动化测试设备中使用的多路复用数据采集系统（DAS）需要更高的通道密度，用户希望测量来自多个传感器的信号，并将许多输入通道监控和扫描到单个ADC或多个ADC中。多路复用的总体优势是每个通道所需的ADC数量更少，从而节省了印刷电路板（PCB）空间、功耗和成本。自动化测试设备和电力线监控应用中的一些系统需要每个通道的专用采样保持放大器和ADC，以便同时对输入进行采样，以获得更高的每通道采样率，并以额外的PCB面积和功耗为代价保留相位信息。系统设计人员根据最终应用中的性能、功耗、尺寸和成本要求进行权衡。他们选择一种转换器架构和拓扑，并使用市场上可用的分立或集成元件实现其信号链。图 1 显示了多路复用 DAS 的简化框图，用于监控和顺序采样各种传感器类型。有时，信号链在多路复用器和ADC之间利用缓冲放大器或可编程增益放大器。

图1.典型的多路复用数据采集系统。

多路复用器输入在切换通道时会出现小的电压毛刺或反冲。这种反冲是多路复用器的导通和关断时间、导通电阻和负载电容的函数。具有低导通电阻的大型开关通常会产生较大的输出电容，每次切换输入时都必须将其充电至新电压。如果输出未稳定到新电压，则会发生串扰误差。因此，多路复用器的带宽必须足够，并且必须在多路复用器输入端使用缓冲放大器或大电容来建立满量程阶跃。此外，流过导通电阻的漏电流会引入增益误差，因此两者都应保持较小。

SAR 与 Σ-Δ 模数转换器架构

图2显示了基于电荷再分配电容数模转换器（DAC）阵列的逐次逼近寄存器（SAR）的基本转换器架构。它在每个转换起始边沿对输入信号进行一次采样，比较每个时钟边沿上的位，并通过控制逻辑调整数模转换器的输出，直到该输出与模拟输入非常接近。因此，它需要来自独立外部时钟的N个时钟周期，以迭代方式实现单个N位转换。

图2.基本 SAR ADC 架构。

图3所示为一种基本的Σ-Δ型ADC架构，该架构以过采样频率（Kf）连续采样模拟输入信号S）的调制器，其转换输出是在Kf处采集的一系列样本的加权平均值S.更高分辨率的Σ-Δ型ADC具有更长的转换时间，因为它需要2N样本以完成单个转换。

图3.基本Σ-Δ型ADC架构。

内部比较器噪声和DAC线性度决定了SAR ADC转换的精度，而调制器中积分器的建立时间（开关）决定了Σ-Δ型ADC转换的精度。SAR ADC面临的挑战之一是，在一次转换结束和下一次转换开始之间的采集时间内，驱动放大器需要建立注入模拟输入的开关瞬态电流。

SAR ADC的输入带宽（数十MHz）高于采样频率。所需的输入信号带宽通常在数十到数百kHz之间，因此需要抗混叠来滤除折叠回目标带宽的不需要的混叠。在Σ-Δ型ADC的情况下，所需的输入信号带宽通常在直流到几kHz之间，数字滤波器的输入带宽低于调制器的采样频率，因此放宽了抗混叠要求。数字滤波器去除目标带宽之外的噪声，然后抽取器将输出数据速率降低回奈奎斯特速率。

多路复用应用挑战

精密SAR ADC因其易用性、低功耗、小封装和低延迟而在许多应用中很受欢迎，可简化多路复用DAS中的快速通道切换。精密Σ-Δ型ADC在工业和音频应用中很受欢迎，用于带外抑制，并在实施斩波时抑制接近直流（50 Hz/60 Hz）的1/f噪声成分。在这种情况下，高分辨率换取了ADC的采样速率。

SAR ADC本质上是异步的，可实现快速控制环路设计，与转换相关的延迟或流水线延迟几乎为零，并且对接近满量程的阶跃输入的快速响应，因此，它是许多多路复用应用的热门选择。而Σ-Δ转换器架构传统上是单调的（这意味着它可以在任何一个时间点进行转换），并使用集成调制器进行过采样和数字抽取滤波，这需要全局内部或外部时钟源来同步所有内部模块，从而导致非零周期延迟或建立时间问题。一些系统还依赖于在数字化过程中具有跨多个通道的均匀性，具有低延迟，从而能够使用SAR ADC实现更轻松、更快速的通道切换。尽管数字滤波器存在延迟（群延迟），但Σ-Δ型ADC通常用于多路复用各种传感器类型，如温度、压力或称重传感器，以缓慢的输出数据速率（如过程控制）采集小的电压变化。这主要是由于其高分辨率、高精度、噪声和动态范围性能，而SAR ADC通常需要在每个通道上进行低通滤波或缓冲，这增加了空间和成本方面的复杂性。

一些精密SAR ADC的吞吐速率较高，允许以快速扫描速率多路复用多个通道，用于数字化过程，因此需要的ADC数量更少，从而节省PCB面积和成本。精密Σ-Δ型ADC多路复用的输出数据速率受到数字滤波器类型建立时间的限制，这限制了其建立多路复用器通道快速满量程转换的能力。建立时间也因所用数字滤波器的类型而异。用户必须等待数字滤波器的完全建立时间，才能获得有效的转换结果，然后才能将通道切换到下一个通道。一些带有内置sinc（sinx/x）数字滤波器的Σ-Δ型ADC通过屏蔽内部数字滤波器结果来实现单周期建立或零延迟，并在第一次转换内或启动新的采样周期之前输出完全建立的数据结果。这些ADC的输出数据速率始终小于其完全建立的延迟时间。

两类精密ADC在多路复用应用中面临的共同问题是带宽、建立时间和输入范围要求。在多路复用DAS中，当输入通道切换到下一个通道时，关键挑战之一是ADC必须能够支持较大的电压幅度阶跃变化和快速转换，即使对于直流型信号也是如此，因为输入阶跃可能会从负满量程电压（有时为地）变为正满量程电压，反之亦然。换句话说，输入通道之间的大电压阶跃在很短的时间内产生，ADC输入必须能够建立这个大电压阶跃。这给ADC驱动器带来了额外的负担，在这种情况下，ADC驱动器的大信号带宽成为选择ADC驱动器的关键规格。幅度步长较大时，会出现非线性效应，压摆率和输出电流特性限制了ADC驱动器能力和输出响应。多路复用器通道切换必须与ADC转换引脚同步，并且应在转换开始后的小开关延迟（数十ns）后切换到下一个通道，以允许最大时间建立所选通道。为了保证最大吞吐量下的性能，多路复用系统中的所有元件必须在多路复用器开关和下一次转换开始之间完全建立于ADC输入端。

集成式和分立式多路复用精密 DAS 解决方案

根据客户的需求，目前市场上有两种类型的精密 DAS 解决方案可用于多路复用应用：集成组件和分立组件。分立式多路复用解决方案的优势在于，可以根据其性能要求灵活地选择合适的信号调理组件。用户仍然需要担心与通道切换、时序和建立时间相关的复杂设计问题。有人可能会说，用户可以灵活地切换多路复用器输入通道并进行外部校准以校准误差，但这可能会以牺牲性能和灵活性为代价来增加电路板的尺寸和成本。一些客户还喜欢在FPGA上进行自己的定制数字滤波，而不是灵活地使用芯片上可用的数字滤波。

如果客户使用基于多路复用的集成解决方案，则无需担心通道切换、排序和建立时间问题。此外，这种方法可以提供每个通道的配置，具有不同的输入范围和误差校准选项。在这种情况下，客户在信号调理方面的灵活性较低，但这种方法可以简化他们的设计，节省面积和物料清单成本，同时提供足够的性能。目前市面上一些高度集成的SAR和Σ-Δ型ADC减轻了与设计精密DAS相关的许多挑战。这些IC无需缓冲、电平转换、放大、衰减或以其他方式调理输入信号。它们还消除了共模抑制、噪声、通道切换、时序和建立时间方面的问题。

系统设计人员在根据多路复用数据采集系统的性能、功耗、尺寸和成本要求选择SAR或Σ-Δ转换器架构时，应考虑此处介绍的设计优缺点。

审核编辑：郭婷