0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

掌握Verilog FPGA设计和验证方法是AI时代系统设计师的生命线

FPGA设计论坛 来源:未知 2023-01-08 18:35 次阅读

人工智能时代,AI算法不断推陈出新,对于硬件的算力和灵活度要求很高。FPGA的灵活性刚好符合AI的特性。

通过FPGA,可以快速开始定制化运算的研究和设计,因为是使用FPGA,所以,可以保证开发软硬件平台的兼容,如果要获得更高性能,就定制ASIC芯片,如果ASIC过于昂贵,或者硬件产品的需求量不足,也可以继续使用FPGA。等到应用规模扩大到合适时机,再转换为定制化芯片,以提高稳定性,降低功耗和平均成本。

对今天的AI嵌入式系统的设计师而言,必须软硬兼备才能成为一个优秀的工程师。换言之,软件人员要往硬件方向转,学习硬件知识,硬件工程师也必须向软件工程师靠拢,理解算法的执行过程,为AI算法设计新的计算结构和数据通路。这是因为现在AI的软件编程并不是简单地编写一个程序得到一个计算结果,还必须考虑计算的速度是不是足够够快。所以实质上是一个如何设计合理的并行结构计算加速核心硬件,以达到实时全面完成算法要求的问题。

转型势在必行,FPGA工程师要理解新任务、掌握新工具。

一.对FPGA产品的需求

硬件性能的提升

尽管FPGA在数据中心应用处于一个快速增长过程,但总体规模还不是很大,这里面有一些限制,也是FPGA厂商需要努力提升的地方。 首先是价格问题,FPGA的大规模部署需要FPGA硬件成本尽快降下来,这个要靠工艺进步以及市场规模来解决;其次是存储访问带宽,HBM技术以及CCIX是代表性的方向。

软件工具的提升

FPGA需要软件工具来辅助工程师完成设计过程,在新的应用领域对设计的内容、流程、验证方法等都提出了新的需求,例如AI应用客户希望具备高层次的模型定制能力,但是目前还没有厂商可以提供成熟的方案。这也为新的工具提供商提供了机会。

生态系统

GPU获得了广泛的认同和应用,这与CUDA长期的演进和积累密不可分。新兴应用领域大都有流行的设计框架和开源项目。FPGA一般作为高性能计算硬件来加速现有项目,所以需要和这类设计框架进行融合,也需要大量基础库/IP来支持用户快速完成设计。所以一个成熟的生态系统至关重要,目前这块也还是非常薄弱。

二:对FPGA工程师的需求

理解新任务

传统FPGA工程师面对的是硬件的设计问题,但AI等应用与应用系统关系密切,不单纯是FPGA片上逻辑设计的问题。工程师往往需要了解上层软件如何与FPGA片上系统的集成与优化问题。

掌握新工具

FPGA主流厂商很早就开始布局新兴市场的应用,一个主要工作就是提升FPGA设计开发抽象层次,OpenCL/HLS语言就是典型代表,一般情况下可以提升数倍开发效率。所以FPGA工程师需要充分掌握这类新的工具,以保障自己能有足够的效率面对行业需求。

抓住新机遇

新兴应用领域不仅仅是FPGA市场的简单扩充,它也为FPGA应用带来新的商业模式,以FaaS为代表的应用形式,为FPGA开发人员带来众多新的商业机遇。

Achronix的Speedcore IP具有支持先进人工智能技术的正确功能组合。

人工智能(AI)应用要求高性能,并且在许多情况下,低延迟能够成功地响应条件和需求的实时变化。它们还要求功耗尽可能的低从而意味着无法使用,其解决方案是将机器学习放在供电和制冷能力充足的云服务器端。对这些嵌入式系统的进一步要求是,即使在没有网络连接到云端的情况下也都能随时工作并且准备好做出响应。这些因素的组合要求在硬件设计方法上做出改变。

c90f1874-8f3f-11ed-bfe3-dac502259ad0.png

人工智能要求谨慎地平衡数据通路的 性能、内存延迟 和 吞吐量,这就需要用一种方法来将尽可能多的功能放到专用集成电路(ASIC)或系统级芯片(SoC)上。通过添加eFPGA技术,则提供了市场需要的一种解决方案,来将灵活性以及客制化逻辑单元支持能力结合在一起。

作为专为嵌入到SoC和ASIC之中而设计的硅知识产权(IP),Achronix的Speedcore eFPGA IP是一种高度灵活的解决方案,它支持高性能机器学习应用中需要的数据吞吐量。通过借助其可切分的架构,Speedcore IP为设计人员提供了满足其应用要求的能力来实现eFPGA功能的混合和匹配。Speedcore IP的核心功能包括基于四输入查找表(LUT)的逻辑单元、用于寄存器文件和类似应用并面向逻辑单元的小型存储器(LRAM)、较大的单元块存储器(BRAM)和可配置的数字信号处理器DSP)模块。根据应用的要求,Speedcore基于纵列的架构可提供准确混合资源的能力。

三:FPGA公司在AI时代的布局

3.1: 赛灵思

之前已经提过,2018年,新CEO上任就把方向调整为数据中心方向,推出ACAP的下一代计算平台。实际上就是在FPGA上集成了AI加速器,2018年,赛灵思收购了中国的AI芯片的初创公司——深鉴科技,这个公司的创始人韩松就是上节所述的网络剪枝和深度压缩的发明人。

2019年,赛灵思发布了Vitis设计软件,其中包含了专门针对AI应用的面向软件的开发框架和库文件,并提供了一些预先训练和优化过的AI模型。包括上面提到的深度压缩,量化,剪枝等技术,包括深鉴公司的DNNDK开发框架,也被整合成Vitis的AI优化器。

3.2: 英特尔

和赛灵思相比,英特尔的FPGA业务只占它业务量很小一部分。由于错过了移动时代的前车之鉴,英特尔不能再错过 AI 数据中心这个重要方向。再加上,英伟达的GPU已经有很强的垄断地位。各大互联网公司也在自主研发深度学习的加速芯片,所以,英特尔一直也在发力。

英特尔收购了多家AI芯片的初创公司,

3.3: Achronix

这是唯一一家可以和两在巨头一较高下的FPGA公司。

2019年5月发布了Speedster7t的FPGA产品,主打高速网络传输,机器学习加速。它针对AI计算做了充分的优化。最多能集成300Mb的片上内存,和英特尔的高端产品Stratix10近似。另外,这款FPGA基于台积台的7nm工艺制造,与赛灵思的ACAP相同,与英特尔的Agilex系列相比,也有很强的竟争力。在芯片架构上,与赛灵思的ACAP类似,采用横向和纵向的2D片上网络。

四:FPGA在AI时代的发展方向

FPGA的方向之一,是集成越来越多的AI相关资源。

如何提高易用性和工具的支持,是另一个需要关注的。让AI工程师掌FPGA的编程和开发是不现实的,因此,如何对现有人工智能的IP进行封装和复用,是一个焦点。

两个FPGA公司都支持OpenCL(高层次开发语言),但是,OpenCL的设计移植性并不好,因此,英特尔还发布于基于OpenVINO的开发套件,它专门针对深度学习的边缘计算场景。

FPGA在AI领域的应用逐步扩展到网络边缘和端点,如:智能安防,视频采集和处理,自动驾驶机器人

精彩推荐 至芯科技12年不忘初心、再度起航12月17日北京中心FPGA工程师就业班开课、线上线下多维教学、欢迎咨询! 至芯科技精品寒假班来袭,1月7号线上授课,欢迎广大学子,电子爱好者前来学习! FPGA到底是什么?,FPGA工程师核心竞争力是什么? verilog时钟分频与时钟使能扫码加微信邀请您加入FPGA学习交流群

c96a7a0c-8f3f-11ed-bfe3-dac502259ad0.jpgc97f5fbc-8f3f-11ed-bfe3-dac502259ad0.png

欢迎加入至芯科技FPGA微信学习交流群,这里有一群优秀的FPGA工程师、学生、老师、这里FPGA技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧!

点个在看你最好看


原文标题:掌握Verilog FPGA设计和验证方法是AI时代系统设计师的生命线

文章出处:【微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21736

    浏览量

    603245

原文标题:掌握Verilog FPGA设计和验证方法是AI时代系统设计师的生命线

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Verilog 测试平台设计方法 Verilog FPGA开发指南

    Verilog测试平台设计方法Verilog FPGA开发中的重要环节,它用于验证Verilog
    的头像 发表于 12-17 09:50 195次阅读

    Verilog vhdl fpga

    岗位职责 1.负责FPGA的架构设计、代码编写、仿真等; 2.协同软、硬件工程完成系统联调和测试; 3.负责项目中FPGA设计的相关文档编写及维护;任职要求 1.硕士及以上学历,电子
    发表于 11-12 16:40

    AI for Science:人工智能驱动科学创新》第4章-AI生命科学读后感

    科学领域的研究人员的工作模式相融合,也是一个亟待解决的问题。然而,这些挑战也孕育着新的机遇。随着技术的不断进步和应用场景的拓展,AI生命科学领域的应用将更加广泛和深入,为科学家们提供更多的研究工具和方法
    发表于 10-14 09:21

    城市生命线守护者 确保16万户家庭用水安全,打造稳定供水网

    城市生命线的守护者:确保16万户家庭用水安全,精心织造稳定供水网络的智慧与实践 在现代都市的脉动中,有一条不为肉眼所见却至关重要的生命线——城市供水系统。它如同城市的血脉,悄无声息地滋养着每一个角落
    的头像 发表于 09-29 17:23 254次阅读
    城市<b class='flag-5'>生命线</b>守护者 确保16万户家庭用水安全,打造稳定供水网

    FPGA算法工程、逻辑工程、原型验证工程有什么区别?

    的设计和实现。他们使用硬件描述语言(如 Verilog 或 VHDL)来编写代码,构建复杂的数字逻辑系统。工作包括模块的设计、功能的实现、时序的优化以及与其他硬件组件的接口设计等。 FPGA 原型
    发表于 09-23 18:26

    一网统管政企联动:计讯构建城市生命线安全智能体的应急管理革新

    城市生命线国家政策推动生命线风险频发随着城市化进程加速,城市安全问题日益凸显,包括自然灾害、建筑老化、环境污染和公共卫生事件等潜在风险。城市不仅要更新“硬设施”,更在于通过大数据、云计算、5G等新兴
    的头像 发表于 09-02 17:19 298次阅读
    一网统管政企联动:计讯构建城市<b class='flag-5'>生命线</b>安全智能体的应急管理革新

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架构及应用,熟悉图像算法的FPGA实现。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等开发工具。 3.有AI算法
    发表于 09-02 15:50

    北斗短报文终端:无网络环境下的生命线通讯利器

    生命线通讯利器。作为中国自主研发的北斗卫星导航系统的重要组成部分,北斗短报文终端不仅实现了高精度的定位功能,更开创性地提供了短报文通信服务。这一创新技术,使得用
    的头像 发表于 08-08 13:49 307次阅读
    北斗短报文终端:无网络环境下的<b class='flag-5'>生命线</b>通讯利器

    水电气安全监测解决方案|守护城市生命线

    便捷、安心的生活体验。城市水电气生命线建设痛点,城市基础设施老化与运维挑战◆监测盲区:城市水电气系统缺乏先进监测技术,导致安全监测存在盲区,预警能力不足;◆协同困
    的头像 发表于 06-18 15:41 328次阅读
    水电气安全监测解决方案|守护城市<b class='flag-5'>生命线</b>

    筑牢城市生命线,漫途综合管理平台全面护航

    城市生命线是对城市运行至关重要的基础设施系统,其安全性与稳定性直接关系到城市的正常运转。2024年政府工作报告中提出要抓安全工程,重点抓两件事:一是提升城市排水防涝能力,今年再启动100个城市
    的头像 发表于 06-06 15:55 322次阅读
    筑牢城市<b class='flag-5'>生命线</b>,漫途综合管理平台全面护航

    筑牢城市生命线,综合管理平台全面护航

    城市生命线是对城市运行至关重要的基础设施系统,其安全性与稳定性直接关系到城市的正常运转。2024年政府工作报告中提出要抓安全工程,重点抓两件事: 一是提升城市排水防涝能力 ,今年再启动100个城市
    的头像 发表于 06-06 13:47 445次阅读
    筑牢城市<b class='flag-5'>生命线</b>,综合管理平台全面护航

    流量传感器在城市生命线各场景中的应用

    来源:铭控传感MEOKON,谢谢 编辑:感知芯视界 Link 流量计是用来测量流体在管道或开放通道中流动速率或总量的仪表(流体包括液体、气体和蒸汽)。 随着我国城市化进程的持续推进,城市生命线作为
    的头像 发表于 06-04 09:37 295次阅读

    fpga 工程应该掌握

    1.熟悉FPGA架构及应用,熟悉图像算法的FPGA实现。 2.熟悉verilog hdl,熟悉Xilinx或Intel等开发工具。 3.有AI算法
    发表于 05-30 17:08

    如何快速入门FPGA

    时钟管理模块、嵌入式块RAM、布线资源等。 学习FPGA编程语言: 掌握Verilog HDL(硬件描述语言)。Verilog用于数字电路的系统
    发表于 04-28 09:06

    如何快速入门FPGA

    时钟管理模块、嵌入式块RAM、布线资源等。 学习FPGA编程语言: 掌握Verilog HDL(硬件描述语言)。Verilog用于数字电路的系统
    发表于 04-28 08:54