在低压差和低阻抗配置中创建紧凑、低于1V带隙基准的电源方法

本文提出了一种紧凑、精确、低于1V、低阻抗、低压差带隙基准电压源。这里介绍的电路概念是一个低于1V（设计示例中为0.9V）的带隙基准电压源，可以从高于V的位开始设置是，具体取决于工作温度范围，并达到正常带隙电压。该电路理念在90nm BiCMOS技术中实现。仿真结果表明，在200°C的温度范围内，所提电路在线路和负载调整率上可以实现15ppm。该内核可以在CMOS工艺中使用寄生pnp器件实现。

基准电压源是大多数模拟电路中的关键构建模块。在电池供电的便携式应用中，最小系统电压不断降低，以延长电池寿命。模拟电路所需的理论最小电源是一个阈值加上电流源的饱和电压，通常为VDSSAT.对于BiCMOS工艺或具有寄生pnp晶体管的CMOS工艺，最小工作电压将为V是+ VDSSAT，假设CMOS VT阈值低于V是.

在本文中，介绍了一种新的带隙基准内核，可以设置在略高于V之间的任何位置是到 VBG.最低输出电压（V0） 取决于需要覆盖的最低温度。下面的设计示例将表明，在-50°C至+150°C范围内，这些配置接近理论最小工作电压50mV至100mV。

低于1V的基准电压源以前以不同的方式实现。工程师已记录1–5电流模式下的各种架构，其中产生CTAT和PTAT电流并将其一起添加到电阻器中以产生基准电压。但是，它被显示6由于电流镜，这些配置具有高噪声。由于反射镜不匹配，与普通带隙配置相比，使用电流镜很难获得相同的精度。无需调整，设计良好的带隙电路通常可以在-40°C至+125°C范围内实现3%至5%的6δ精度。 即使具有相当高的过载，当前的反射镜也很难达到这种精度水平。如果增加过驱以获得更好的匹配，则也会增加必要的裕量，如VDSSAT增加。

还有另一种方式6, 7以产生低于 1V 的基准电压源。基准电压由公式1表示：

V裁判= 千伏是+ δv是= 千伏是+ VTln（N）

其中N是两个发射器的面积之比。

如公式1所示，电压设定在100mV至200mV范围内。2006年的演讲7给出的设计示例为 N = 10， V裁判= 130mV。

不需要靠近地电位的基准电压，因为下一级的噪声和失调将成比例地大于基准电压。因此，整体精度会下降。本文介绍了一种解决上述问题并提供卓越性能的新方法。例如，根据负载的不同，采用1.0V或更低电源时可以产生0.9V基准。

用于低于1V基准的新建议内核

具有 npns 的 BiCMOS 工艺

图 1 显示了建议的内核。

图1.新的带隙内核。

在数学上，可以证明 V0变为带隙电压的缩放版本，VBG:

我2×·2= δv是= VTln（N）

V0= （1 - R1/R3） × VBG

哪里：

VBG= （VBG1+ VT× lnN × R3/R2× （（R1( 12）/（R3， s1))

电源裕量要求为 V0+ VDSSAT，输出为低阻抗。

一种具有寄生pnps的CMOS工艺

可能的 pnp 版本如图 2 所示。

图2.CMOS 进程的 pnp 版本。

包含仿真结果的设计示例

图 1 的简化版本如图 3 所示;它节省了一个运算放大器（X2）。我3电流可以通过添加两个电阻和Q来产生3.在这种情况下，我4可以设置为 I0在室温下通过选择合适的R4，大约等于R1/2.在其他温度下，I4将不等于 I0，这将引入错误项。但自从 V是是 I 的一个非常弱的函数0，因此，误差可以忽略不计。参见图 4。

图3.拟议的 npn 核心的简化版本。

作为该内核的设计示例，V0= 0.9V选择。

对于低功耗应用，静态电流（IQ） 的目标范围为 μA。根据图 3 中的配置，我们有三个变量，R1， R2和 R3和两个方程（公式 3 和公式 4），由 V 定义0和 VBG.因此，选择I2是为了得到另一个方程，以得出所有三个电阻值。

由公式3：

R2= （VT× lnN）/I2

从公式4和5：

没有单独的旋钮来单独控制输出电压及其TC。以下是将电路微调至零TC点并获得所需输出电压的过程。

找到确切的 VBE1仿真中的电压。

查找 VBG通过调整 R2直到 V0为零 TC。现在按照以下过程操作：增加 R2如果 V0TC 呈阳性;降低 R2如果 V0TC 呈阴性。注意零 TC V 的值0，则：
VBG= V0/（1 - R1/R3)

使用新的 V 重新计算 R1、R2 和 R3BG和 V是值。
五BG= 1.203V
VBE1= 0.58V
I2= 1.0μA
N = 8
R4= 1/2R1= 206kΩ。

最终计算出的设计参数如表1所示：

°C	-55	25	150
VBE1	0.74	0.58	0.33
VBG	1.203	1.203	1.203
VT	0.019	0.026	0.036906
我2	7.32E-07	1.00E-06	1.42E-06
我3	4.52E-07	3.55E-07	2.02E-07
我0	2.79E-07	6.45E-07	1.22E-06
我1	2.79E-07	6.45E-07	1.22E-06
R1	4.120E+05	4.120E+05	4.120E+05
R2	5.407E+04	5.407E+04	5.407E+04
R3 R4	1.636E+06 2.060E+05	1.636E+06 2.060E+05	1.636E+06 2.060E+05

在采用晶体管电路的90nm BiCMOS工艺中实现图3，仿真结果如图4所示。典型情况为：电源电压=1.5V;输出负载 = 10μA;具有线路和负载组合的所有工艺转角（双极性、CMOS、电阻器、电容器），电源电压 = （V0+ 0.1V）和1.65V;输出负载 = 0μA 和 20μA。该电路具有温度补偿和0.1% LSB调整。结果表明，V0保持在 2.6mV 以内，在 -50°C 至 +150°C 范围内小于 ±0.15%，或在整个线路和负载范围内小于 15ppm。通过工艺变化和0.1%LSB调整，该带隙基准电压源可在200°C温度范围内实现±0.45%的精度。

图4.NPN岩心仿真结果.

性能比较

表 2 将建议内核的性能与现有设计进行了比较：

	拟议的核心	参考文献 5	参考文献3	参考文献 6
技术/米	90n BiCMOS	500n CMOS	600n CMOS	500n BiCMOS
VDD/V	1-1.65*	0.93-5	0.98-1.5	1 向上
V裁判.mw	900	228	603	190.9
总电偶/千米	15	34	34.7	11
我Q/微安	6	28	18	20
PSRR/dB @100Hz @10kHz @1MHz	-84 -62.2 -28.6	-58 – -12	– -44 –	–
噪声/（nV/√Hz） @100Hz	1573	200	–	40
面积/毫米2	0.023**	0.0464	0.24	0.4
*它使用1.65V设备，因此最大电压为1.65V。如果使用4.5V器件，它可以达到4.5V。 **模具尺寸基于将所有组件放置在清洁DRC的相应孔中。

结论

本文介绍了一种在低压差和低阻抗配置中创建紧凑、低于1V带隙基准的优雅方法。该解决方案在负载、线路调整率和温度变化方面具有约20ppm的卓越精度。净空要求接近理论最小值。芯片尺寸与传统带隙基准相当，具有另外三个元件（2个电阻和1个npn）。这种设计很小，可以增强电路在较低电池电压下工作，这对便携式设计是有益的，甚至至关重要。
审核编辑：郭婷