对于许多需要非易失性存储器的存储器系统,达拉斯半导体NV SRAM提供了SRAM的易于实施性,以及写保护电路和10年的信息存储能力。NV SRAM在检测到超出容差条件(通常在V的10%时)时自动写保护自己抄送),使其成为在电源故障期间保护数据的安全容器。
NV SRAM的安全写保护策略没有解决的一个问题是:在 电源故障?如果电压已降至 V 的 10%抄送,执行任何系统内务管理功能(例如存储数据和存储)的时间已经用完了 微处理器的状态。要真正满足“在写保护存储器之前保存数据”的需求,需要一种在电源降至 V 的 10% 之前检测即将发生的电源故障的方法。抄送以便微处理器可以执行这些内务管理功能。
完成此任务的一种方法是使用第二个电压监控设备。达拉斯半导体公司生产DS1233B,这是一款5V-5%电压监测器,采用3引脚TO-92封装。该 5% 监视器在检测到超出容差条件时立即驱动低电平有效复位信号 RST-bar。该低电平有效信号可用作微处理器的IRQ-bar输入,为微处理器提供电源正在掉落的高级警告,并在系统的非易失性存储器受到写保护之前有时间处理中断。下图说明了此概念。
5V - 5% IRQ 条生成
您可能想知道 5V 电源中 5% 到 10% 的压降时间对微处理器可能有什么用处。毕竟,当电源经历硬故障时,电源不会迅速下降吗?答案是,是的,他们当然会。但是,幸运的是,微处理器可以更快地处理中断和处理信息。所需要的只是配置系统的中断服务软件,以便它快速识别和服务外部中断。下面是一个例子,说明这次是多么有用。
为了便于讨论,让我们对相关系统内部存在的条件做出几个假设。让我们假设:
电源下降迅速,只需 300 微秒即可从 4.75 伏降至 4.0 伏。
所讨论的微处理器以相对适中的25MHz时钟速度运行。
该微处理器是一种常见的8位设备,需要六个时钟来执行单个指令。
有了这组给定,处理器应该能够在5V电源上的5%和10%跳变点之间执行多少条指令?
1/25MHz = 40ns 时钟
6 个时钟/指令 = 每条指令 240ns
(4.75-4.00)/300 μs = 0.0025V/μs
5% - 10% 压降 = 0.25V;因此 5%-10% 的跌落 = 100μs
每条指令 100μs/240ns = 416 条指令
拥有 416 条可执行指令与在断电期间没有可执行指令相比,在保存 256 字节信息或丢失信息、保存处理器状态机或丢失信息方面有很大的不同。此外,可以通过设计修改变量,为处理器提供更多时间。通过增加电容可以减缓电源故障期间电压的下降速度。可以使用需要少于六个时钟来执行指令的处理器。在任何情况下,将DS1233B与NV SRAM要求结合使用,可以为您提供额外的时间,以执行有序的系统关断,而不会损坏存储器或使微处理器失控。
审核编辑:郭婷
-
电源
+关注
关注
184文章
17704浏览量
249959 -
处理器
+关注
关注
68文章
19259浏览量
229651 -
sram
+关注
关注
6文章
767浏览量
114675
发布评论请先 登录
相关推荐
评论