如何配置DS3184中的时钟速率适配器（CLAD）功能

介绍

本应用笔记概述了在DS3184中配置时钟速率适配器（CLAD）功能。此处的信息适用于其他Maxim器件，如DS3181、DS3182和DS3183。DS318x（DS3181、DS3182、DS3183和DS3184）将ATM小区/HDLC数据包处理器与DS3/E3成帧器和LIU集成在一起，将ATM小区或数据包映射/解映射为最多四条DS3/E3物理铜线，每个端口具有DS3成帧（C位或M23）、E3成帧（G.751或G.832）或清通道数据流。

DS318x中的CLAD用于从CLKA引脚上的单个时钟基准输入创建多个内部所需的DS3、E3或STS-1时钟。应用于 CLKA 的时钟频率必须是以下之一：

DS3 （44.736兆赫）

E3 （34.368兆赫）

STS-1 （51.84兆赫）

给定其中一个时钟，将生成另外两个时钟。如果需要，内部生成的时钟可通过输出引脚CLKB和CLKC驱动，以供外部使用。

包层功能特点

DS318x的CLAD可以从单个输入基准时钟产生内部所需的DS3 （44.736MHz）、E3 （34.368MHz）和STS-1 （51.84MHz）时钟。该输入参考时钟可以是 51.84MHz、44.736MHz 或 34.368MHz。这些内部推导的时钟可用作LIU和抖动衰减器的基准，并可在片外传输以供外部系统使用。

配置包层

如果使用DS318x的LIU，CLAD为DS318x的接收LIU提供时钟。DS318x的CLAD由GL中的CLAD位配置。CR2 寄存器。在这种情况下，用户必须向CLKA引脚提供DS3、E3或STS-1时钟。

用户必须向CLKA引脚提供三种频率速率（DS3、E3、STS-1）中的至少一种。CLAD[3：0] 位通知 PLL 施加到引脚的频率。图1所示为DS318x的CLAD模块。

图1.用于DS318x的复合模块。

应用于LIU和发射器的CLAD输出时钟的选择由FM位（位于PORT。CR2）。CLAD 提供了最大的灵活性。应用程序可以提供三种时钟速率中的任何一种，并使用 CLAD 提供所需的时钟速率。

CLAD 也可以禁用，所有三个时钟都使用 CLKA、CLKB 和 CLKC 引脚作为输入从外部供电。当CLAD被禁用时，三个参考时钟（DS3、E3和STS-1）将施加到CLKA、CLKB和CLKC引脚上。如果不需要这三个频率中的任何一个，则无需将其施加到CLAD时钟引脚。

CLAD 的 CLAD 模式输入由 CLAD[3：0] 控制位（位于 GL.CR2寄存器），用于确定哪些引脚是输入和输出，以及哪个引脚上的时钟速率。详情请参阅表 1。

当 CLAD[3：0] = 00XX 时，PLL电路被禁用，输入时钟引脚（CLKA、CLKB和CLKC）上的信号用作内部LIU参考时钟。当 CLAD[3：0] = （01XX 或 10XX 或 11XX） 时，将启用无、一个或两个 PLL 电路，以生成所需的时钟，具体取决于位于 PORT 中的 CLAD[3：0] 位、成帧模式 （FM[5：0]） 和线路模式控制位 （LM[2：0]。CR2）。

线路模式位选择主端口接口操作模式。如果CLAD输出时钟引脚或LIU的参考时钟不需要时钟速率，则用于产生该时钟的PLL将被禁用并断电。

复合配置寄存器

下面介绍了配置 CLAD 所需的两个寄存器。

寄存器名称： GL.CR2 寄存器说明： 全局控制寄存器 2

寄存器地址： 004h

位#	15	14	13	12	11	10	9	8
名字	-	-	-	G8KRS2	G8KRS1	G8KRS0	G8K0S	G8KIS
Default	0	0	0	0	0	0	0	0
位#	7	6	5	4	3	2	1	0
名字	-	-	-	-	CLAD3	CLAD2	CLAD1	CLAD0
Default	0	0	0	0	0	0	0	0

位 3 到 0：包层 IO 模式 [3：0]（包层 [3：0]）

这些位控制 CLAD 时钟 IO 引脚 CLKA、CLKB 和 CLKC。这些寄存器位控制哪个时钟用于从LIU中的线路中恢复RX时钟。有关更多详细信息，请参阅表 1。

GL..CR2	CLKA PIN	CLKB 引脚	CLKC PIN
包层[3：0]
00 XX	DS3时钟输入	E3 时钟输入	STS-1 时钟输入
01 00	DS3时钟输入	低输出	低输出
01 01	DS3时钟输入	E3 时钟输出	低输出
01 10	DS3时钟输入	低输出	STS-1 时钟输出
01 11	DS3时钟输入	STS-1 时钟输出	E3 时钟输出
10 00	E3 时钟输入	低输出	低输出
10 01	E3 时钟输入	DS3时钟输出	低输出
10 10	E3 时钟输入	低输出	STS-1 时钟输出
10 11	E3 时钟输入	STS-1 时钟输出	DS3时钟输出
11 00	STS-1 时钟输入	低输出	低输出
11 01	STS-1 时钟输入	E3 输出	低输出
11 10	STS-1 时钟输入	低输出	DS3时钟输出
11 11	STS-1 时钟输入	DS3时钟输出	E3 时钟输出

CLAD 为接收 LIU 提供参考时钟。接收 LIU 根据用户通过成帧模式 （FM） 位选择的模式选择时钟频率。FM 位选择主要的成帧操作模式。如果使用端口选择，则CLAD输出也可用作传输时钟源。CR3.CLADC寄存器位。

寄存器名称：端口。CR3
寄存器说明： 端口控制寄存器 3
寄存器地址： （0， 2， 4， 6）44h

Bit #	15	14	13	12	11	10	9	8
Name	-	-	RCLKS	RSOFOS	RPFPE	TCLKS	TSOFOS	TPFPE
Default	0	0	0	0	0	0	0	0
Bit #	7	6	5	4	3	2	1	0
Name	P8KRS1	P8KRS0	P8KREF	LOOPT	CLADC	RFTS	TFTS	TLTS
Default	0	0	0	0	0	0	0	0

位 3：CLAD 传输时钟源控制 （CLADC）

该位用于使CLAD时钟成为内部传输时钟的源。此位的功能以其他控制位为条件。

0 = 根据需要
将 CLAD 时钟用于传输时钟 1 = 不要将 CLAD 时钟用于传输时钟（如果未启用环回，则 TCLKIn 是源）

结论

Maxim DS318x器件可用于创建多个时钟作为LIU参考时钟或为用户应用发送时钟。创建和发送多个时钟的决定应根据设计人员在其应用板中的需求做出。

审核编辑：郭婷