如何使用10位LVDS串行器/解串器IC对I2S音频数据流进行STP布线

低压差分信号（车载数字视频路由最有效的接口）也可用作传输数字音频数据流的低成本解决方案。1本应用笔记详细介绍了如何使用MAX9205/MAX9206 10位LVDS串行器/解串器（SerDes）IC传输多达4个I2S 音频数据流通过 STP 布线。

LVDS串行器的优势

由于每次在模拟域和数字域之间转换音频信号时，音质都会降低，因此尽可能将音频数据保持为数字形式以提供最佳音质非常重要。MOST总线设计用于车载音频数据传输，但实施成本高昂，对于大多数应用来说都是矫枉过正的。对于消费类音频设备，S/PDIF通常用于将压缩的音频数据从一个音频设备传输到另一个音频设备。然而，S/PDIF没有足够的带宽以未压缩格式传输5.1或7.1数字音频，并且缺乏用于汽车应用的经过验证的可靠物理层。

使用LVDS传输数字音频数据提供了一种强大、低成本、高带宽的接口解决方案，可以轻松添加到现有硬件中，而不会影响系统资源。I²S流形式的数字音频数据已经可用，可以传输到车辆中的不同位置，几乎没有软件开销。通过将音频数据保持为数字形式，可以从系统中省去多个ADC、DAC和电线，从而为其他功能释放成本和电路板空间。

LVDS已经用于将视频数据从摄像头、DVD播放器和导航系统路由到车辆中的各种显示器。其低信号幅度和差分结构使LVDS能够以低电磁辐射传输高带宽数据。

MAX9205/MAX9206方案

MAX9205设计用于从单个参考时钟发送10位并行数据。为了将I²S信号SCLK、WS和SDA0–3作为数据传输，我们需要一个与SCLK同步且频率至少为SCLK两倍的参考时钟。

离开线束中的模块的信号必须具有鲁棒性，以承受恶劣的汽车环境和故障条件。LVDS总线需要交流耦合，以防止在发生高压短路情况时损坏。由于MAX9205不会自动对输出信号进行直流平衡，因此必须确保传输的数据实际上是直流平衡的。由于我们使用的十个可用输入中不超过六个，因此我们可以使用剩余的四个输入来对传输的数据进行直流平衡。SCLK和WS信号是对称信号，因此我们只需要反转随机信号SDA0–3并将它们馈送到未使用的输入中，以确保每个2通道I的1和0的数量相等。2已传输 S 数据包。

为了满足MAX9205的建立和保持时间，并防止MAX9206解串器输出端产生过多抖动，I2当 S 信号不改变状态时，应对其进行采样。将TCLK_R/F连接至GND，使MAX9205能够对参考时钟（TCLK）下降沿的输入进行采样。这假设 TCLK 的上升沿对应于 SCLK 更改状态的时间。如果这与您的配置不同，请对 TCLK_R/F 进行适当的调整，以确保满足输入的建立和保持时间。请参阅下面的图 1，了解 I 的正确采样2S 输入信号。

图1.I 的采样2S 输入信号。

图 2 说明了应用程序示意图。

图2.使用MAX9205/MAX9206传输I的原理图2的音频数据。

原理图的左侧（标有“串行器”）包含串行化和传输LVDS音频数据流所需的电路。表1包含串行器电路的元件和信号描述列表。

指定	数量	描述
R1	1	100Ω ±1% 表面贴装电阻器
R5， R7	2	10kΩ ±1% 表面贴装电阻器
R8	1	未填充。将 R7 移至此处以示例 I2S 信号位于 REFCLK 的上升沿。
C1， C2	2	0.1μF 25V ±5% 表面贴装陶瓷电容器
C5， C6	2	1nF 16V ±10% 表面贴装陶瓷电容器
C9， C10	2	0.1μF 25V ±10% 表面贴装陶瓷电容器
U1	1	MAX9205EAI 10位LVDS串行器
U3， U4	2	双逆变器—开机半NL27WZ04DFT2G
SCLK	—	I2S串行时钟
WS	—	I2S字选择或左/右通道选择
SDIN0–3	—	I2S串行数据流
/SDIN0–3	—	倒置 I2S 串行数据流输入。这种直流平衡LVDS数据流，以允许输出的交流耦合。如果不需要交流耦合，则可以将这些信号连接到GND或用于控制信号。
REFCLK	—	参考时钟。此参考时钟必须至少是频率的两倍，并且与 SCLK 同步。使用 48kHz I2S采样率此时钟必须至少是SCLK的四倍。输入 IN0–9 将在 REFCLK 的下降沿进行采样，其中填充 R8，未填充 R7。
Active-low PWRDN	—	省电逻辑输入。下拉以将部件置于关断模式。

原理图的右侧（标有“解串器”）包含接收和解串LVDS音频数据流所需的电路。表2包含解串器电路的元件和信号描述列表。

指定	数量	描述
R2	1	100Ω ±1% 表面贴装电阻器
R3、R4、R6	2	10kΩ ±1% 表面贴装电阻器
R9	1	10kΩ ±1% 表面贴装电阻。当填充时，ROUT_在 REFCLK 的下降边缘被划出。
R10	1	未填充。将 R9 移至此处，以在 REFCLK 的上升边缘ROUT_频闪。
C3， C4	2	0.1μF 25V ±5% 表面贴装陶瓷电容器
C7， C8	2	1nF 16V ±10% 表面贴装陶瓷电容器
C11， C12	2	0.1μF 25V ±10% 表面贴装陶瓷电容器
U1	1	MAX9205EAI 10位LVDS串行器
U2	1	MAX9206EAI 10位LVDS解串器
U3， U4	2	双逆变器—开机半NL27WZ04DFT2G
SCLK	—	我2S 串行时钟
WS	—	我2S 字选择或左/右通道选择
SDO0–3	—	我2S 串行数据流
Active-low LOCK	—	锁定指示器。当PLL实现了串行输入的频率和相位锁定，并且帧位被识别时，/LOCK变为低电平。
REFCLK	—	参考时钟。该时钟必须在MAX9205参考时钟频率的±500ppm范围内。
Active-low PWRDN	—	省电逻辑输入。下拉以将部件置于关断模式。

结论

LVDS是车载数字视频路由最有效的接口，也是传输音频数据的有效接口。MAX9205/MAX9206 LVDS串行器/解串器IC为传输多个II提供简单、低成本的解决方案。2S 音频在车辆中的两点之间流。Maxim的下一代LVDS产品将继续改进并支持通过同一STP线发送控制和数据，从而消除了对额外控制接口的需求。

审核编辑：郭婷