坚固耐用的放大器提供集成的过压保护

作者：Eric Modica and Michael Arkin

当运算放大器的输入电压超过指定的输入电压范围，或者在极端情况下超过放大器的电源电压时，可能会出现性能故障，甚至损坏。本文讨论了过压条件的一些常见原因和影响，如何在未受保护的放大器中添加繁琐的过压保护，以及新型放大器的集成过压保护如何为设计人员提供紧凑、可靠、透明、经济高效的解决方案。

所有电子元件都有可以承受的施加电压的上限。当超过这些上限中的任何一个时，其影响范围从操作的瞬间中断到系统闩锁再到永久性损坏。给定组件可以承受的过电压量取决于几个因素，包括零件是安装还是偶然接触、过压事件的幅度和持续时间以及器件的鲁棒性。

精密放大器通常是传感器测量信号链中的第一个元件，最容易受到过压故障的影响。选择精密放大器时，系统设计人员必须了解放大器的共模输入范围。在数据手册中，共模输入范围可以由输入电压范围（IVR）指定，也可以在共模抑制比（CMRR）的测试条件下指定，或两者兼而有之。

过压条件的真实原因

放大器需要：过压保护，以防止电源排序、睡眠模式开关和电压尖峰引起的故障;和 ESD 保护，即使在处理过程中也能防止静电放电 （ESD） 引起的故障。安装后，器件可能会受到系统电源时序条件的影响，这会导致重复的过压应力。系统设计人员寻求将故障电流从敏感元件引开的方法，或者将这些故障电流限制到足以避免损坏的方法。

在具有多个电源电压的复杂分布式电源架构（DPA）系统中，电源排序允许为系统电路的各个部分供电的电源在不同时间打开和关闭。排序不当会导致任何器件的任何引脚上出现过压和闩锁情况。随着对能效的日益关注，许多系统实现了复杂的睡眠和待机模式。这意味着系统的某些部分可能会断电，而其他部分可能会保持通电和活动状态。与电源排序一样，这些情况可能导致不可预测的过压事件，但主要是在输入引脚上。

许多类型的传感器可能会产生意外的输出尖峰，这些尖峰与它们要测量的物理现象无关。这种类型的过压情况通常只影响输入引脚。

静电放电是一种众所周知的过压事件，通常发生在组件安装之前。它可能造成的损坏非常普遍，以至于行业驱动的规范（如JESD22-A114D）决定了如何测试和指定半导体承受各种类型的ESD事件的能力。几乎所有半导体产品都包含某种形式的集成保护器件。AN-397应用笔记“标准线性集成电路的电致损坏：最常见的原因和防止复发的相关修复”是一个很好的参考，详细介绍了这个主题。ESD单元设计为在高能量脉冲后进入低阻抗状态。这不会限制输入电流，但确实为电源轨提供了低阻抗路径。

简单案例研究：电源排序

随着混合信号电路变得无处不在，单个PCB上对多个电源的需求也随之增加。请参阅AN-932应用笔记“电源排序”，了解新设计中需要考虑的一些细微问题，特别是当需要多个不相关的电源时。

精密放大器可能会成为这种情况的受害者。图1所示为配置为差分放大器的运算放大器。放大器通过R检测电流意义并提供与产生的压降成比例的输出。必须注意由R形成的分频器3和 R4将输入偏置在指定的 IVR 内的某个位置。如果放大器的电源电压不是从V得出的SY和 V抄送在 V 之后出现SY，A1反相输入端的电压为：

哪里我–取决于A1在没有电源时的输入阻抗。如果放大器不是为处理过压条件而设计的，则最可能的电流路径是通过ESD二极管、箝位二极管或寄生二极管到达电源或地。如果该电压超出IVR或电流超过数据手册的最大额定值，则可能会发生损坏。

过压保护放大器（如ADA4091和ADA4096）上使用的ESD结构不是二极管，而是DIAC（双向“交流二极管”）器件，因此即使没有电源，这些放大器也能承受过压条件。

图1.差分放大器高边电流传感器。如果 VSY在 V 之前通电抄送，放大器的输入电压或电流可能超过数据手册的最大值。

运算放大器的故障条件

图2所示为N沟道JFET输入级（J1， J2， R1和 R2），后接是次级增益级和输出缓冲器（A1）。当开环放大器在其规定的IVR内时，差分输入信号（VIN+– V在–） 与 V 异相 180 度差异.如图所示作为单位增益缓冲器连接时，如果共模电压在V处IN+超过放大器的 IVR，J1的栅极漏极将解夹并传导整个 200μA 级电流。只要J1的栅极-漏极电压保持反向偏置，在 V 处进一步增加IN+不会导致 V 发生变化差异（五外保持在正轨）。一旦J1的栅极漏极变为正向偏置，然而，V 进一步增加IN+提高A1反相输入端的电压，导致输入信号和V之间出现不希望的反相差异.

图2.概念N沟道、JFET输入运算放大器

图3显示了A1输出端的反相示例。与双极性输入放大器不同，JFET放大器容易发生反相，因为它们的输入没有箝位。CMOS放大器通常不受反相影响，因为栅极与漏极电气隔离。如果没有发生相位反转，运算放大器制造商通常会在数据手册中说明这一点。在以下情况下，可以反相：放大器输入不是CMOS，最大差分输入为VSY，并且数据手册未声明抗相位反转。虽然相位反转本身是非破坏性的，但它会引起正反馈，从而导致伺服回路不稳定。

图3.当 V在超过规定的IVR，输入相位反转导致放大器的输出变为负值。

系统设计人员还必须关注当放大器输入被拉到电源之外时会发生什么。大多数情况下，当电源排序导致源信号在放大器电源导通之前处于活动状态时，或者当电源在导通、关断或工作期间出现尖峰时，就会发生这种故障情况。这种情况对大多数放大器都是破坏性的，特别是当过压大于二极管压降时。

图4所示为具有ESD保护二极管和箝位二极管的典型双极性输入级。在缓冲区配置中，当 VIN+超过任一电源轨，ESD和箝位二极管将正向偏置。由于源阻抗非常低，这些二极管将在源极允许的范围内传导尽可能多的电流。AD8622等精密放大器通过与输入端串联500 Ω电阻来提供少量差动保护，以在施加差分电压时限制输入电流，但仅在不超过最大输入电流规格的情况下提供保护。如果最大输入电流为5 mA，则允许的最大差分电压为5 V。 请注意，这些电阻不与ESD二极管串联，因此它们不能限制流向电源轨的电流（例如，在过压条件下）。

图4.显示ESD和差动保护二极管的双极性输入级。

图5显示了同时施加差分输入和过压的无保护双极性运算放大器的输入电流-电压关系。一旦施加的电压超过二极管压降，电流就会变得具有破坏性，降低甚至破坏运算放大器。

图5.运算放大器输入电流在差分输入电压超过二极管压降时。

外部输入过压保护

从半导体运算放大器问世的早期开始，IC设计人员就不得不在芯片架构和外部电路之间进行权衡，以应对其弱点。故障保护一直是最困难的问题领域之一（例如，参见MT-036，“运算放大器输出反相和输入过压保护”和MT-069，“仪表放大器输入过压保护”）。

系统设计人员需要精密运算放大器的两个特性是其低失调电压（V操作系统）和高共模抑制比（CMRR），这两者都简化了校准并最大限度地减少了动态误差。为了在存在电气过应力（EOS）的情况下保持这些规格，双极性运算放大器通常包括内部箝位二极管和与其输入串联的小限幅电阻，但这些不能解决输入超过供电轨时引起的故障条件。为了增加保护，系统设计人员可以实现如图6所示的电路。

图6.精密运算放大器，具有外部保护功能，采用限流电阻和两个肖特基二极管。RFB设置为等于 R过压保护以平衡输入偏置电流引起的失调。

R过压保护将限制进入运算放大器的电流，如果信号源为 V在先通电。肖特基二极管的正向电压比典型的小信号二极管低200 mV，因此所有过压电流都将通过外部二极管D1和 D2.但是，这些二极管会降低运算放大器的规格。例如，1N5711的反向漏电图（见图7）可用于确定给定OVP电阻的CMRR损失。1N5711 的反向漏电流在 0 V 时为 0 nA，在 30 V 时为 60 nA。在共模为 0 V 时，附加 I操作系统由 D 引起1和 D2取决于它们的泄漏匹配程度。当 V在取至 +15 V、D1将反向偏置 30 V，D2将具有 0 V 偏置。因此，额外的60 nA流入R过压保护.当输入变为–15 V时，D1和 D2电动交换位置，60 nA 从 R 流出过压保护.附加的 I操作系统由保护二极管在任何共模下引起的原因很简单：

图7.1N5711反向电流与连续反向电压的关系。

根据公式2，V操作系统惩罚可以在共模范围的极端值推导出来，如下所示：

使用 60 nA 作为 1N5711 在 30 V 时的泄漏，并使用 5kΩ 保护电阻 V操作系统在每个极端情况下将增加 300 μV，从而产生额外的 600 μV ∆V操作系统在整个输入电压范围内。在数据手册中，具有110 dB CMRR的运算放大器将降低17 dB。插入反馈电阻以均衡源阻抗仅在共模为0 V时有帮助，并且不会阻止额外的I电压操作系统在整个共模范围内。表1显示了通常用于保护精密放大器的二极管的相同计算结果。对于CMRR惩罚计算，假设使用5 kΩ保护电阻。所有成本均为 www.mouser.com 最近的美元报价（2011年）。

	1N5711	BAV99	PA D5	BAS70-04	1N914	BZB84-C24
IOSaddr (nA)	60	10	<<0.005	8	40	50
VOSpenalty (μV)	600	100	0	80	400	500
CMRR Penalty (dB)	17	6	0	5	14	16
Cost @ 1k Quantities	$0.07	$0.015	$3.52	$0.095	$0.01	$0.034

图6所示方法的另一个可能缺点是保护二极管将过压电流分流到电源中。例如，如果正电源不能吸收大量电流，则过压电流会迫使正电源电压增加。

防止这种情况的一种方法是使用从正输入到地的背靠背齐纳二极管，如图8所示。当齐纳电压为任一D时1或 D2超过时，二极管将过压电流分流至地，保护电源。这种配置可防止过压条件下的电荷泵浦，但齐纳二极管的漏电流和电容高于小信号二极管。此外，齐纳二极管在其漏电流曲线中具有软拐点特性。如前所述，这在放大器的共模范围内增加了额外的CMRR损失。例如，BZB84-C24 是一对背靠背齐纳二极管，工作电压介于 22.8 V 和 25.6 V 之间。反向电流在16.8 V时的最大额定值为50 nA，但制造商没有具体说明泄漏更接近齐纳电压的泄漏。此外，为了实现更尖锐的击穿特性，齐纳二极管通常由比其小信号表亲更高的掺杂扩散组成。这会导致寄生电容相对增加，从而导致失真增加（特别是在较高振幅下）和不稳定性增加。

图8.具有外部保护功能的精密运算放大器，采用一个限流电阻和两个齐纳二极管。

早期集成过压保护

上一节讨论了一些常用的外部放大器保护方法的缺点。如果放大器本身设计为可承受较大的输入过压，则可以避免其中一些缺点。图9所示为用于差分输入对的通用集成保护方案。

图9.具有阻性过压保护的差分输入对（未显示ESD保护）。

该电路在两个放大器输入端均包括输入保护电阻。虽然通常只需要一个输入端的过压保护，但均衡每个输入端的寄生电容和漏电 4 Analog Dialogue 46-02，2012 年 2 月，可降低失真和失调电流。此外，二极管不必处理ESD事件，因此它们可以相对较小。

增加外部或内部电阻会增加放大器的和方根（RSS）热噪声（公式4）：

如果使用1 kΩ电阻保护具有4 nV/√Hz噪声的运算放大器，则总电压噪声将增加√2。集成保护电阻不会改变过压保护会增加折合到输入端的电压噪声的事实，但积分R会增加1和 R2使用运算放大器可确保数据手册中的噪声规格涵盖保护电路。为了避免噪声-过压权衡，需要一个保护电路，当放大器输入在规定范围内时，该电路具有低电阻，当放大器输入超过供电轨时，该电路具有非常高的电阻。该特性将按需提供改进的过压保护，从而降低正常工作条件下的总体噪声贡献。图10显示了一个以这种方式工作的电路实现。

图 10.具有有源过压保护的输入差分对。

JXY都是 P 沟道 JFET;它们是耗尽模式器件，因此通道与源极和漏极极性相同。当放大器输入电平在供电轨之间时，J1一和 J2一用作电阻等于 R 的简单电阻器德森因为输入偏置电流足够小，通道和栅极之间的任何电位差都不会挤压通道闭合。如果 VIN+如果二极管压降超过负电源，电流将开始流过J1一，导致排水管捏合关闭。这种转变实际上是J1一移出三极管并进入线性区域。如果 VIN+超过正电源电压一个二极管压降，J1一将充当横向PNP。VIN+至栅极将充当正向偏置发射极基极结，另一个结充当基极集电极，保持过电压。

图11的电流-电压曲线显示了FET保护运算放大器在承受过压扫描时的输入阻抗变化。R型德森保护场效应管为 4.5 kΩ;当放大器的正输入被拉到电源轨以上时，保护FET的电阻在30 V时迅速增加到22 kΩ，将输入电流限制在1.5 mA。

图 11.FET保护运算放大器在承受直流过压扫描时的有效输入阻抗。

集成的好处

ADA4091和ADA4096等放大器表明，可以在对精度影响最小的情况下实现稳健的过压容限运算放大器输入（如图10所示）。无论电源电平如何，ADA4096均提供32 V保护，无需使用价格低廉但会大大降低放大器精度的外部元件，也无需使用精度但比放大器本身成本更高的外部元件。

图12显示了采用2 mm ×2 mm LFCSP封装的ADA4096-2，旁边是几个通常用于外部输入保护的分立元件。ADA4096-2的集成保护功能可显著减小PCB尺寸;其影响包含在运算放大器的规格中;即使未通电，它也能保护放大器（见图13）。此外，ADA4091和ADA4096具有轨到轨输入和输出（RRIO），并且在整个过压保护范围内没有相位反转（见图14）。这些优势使系统设计人员无需担心电源排序和闩锁。

图 12.ADA4096-2采用2 mm×2 mm封装，占用的空间比通常用于外部电压保护的两个元件小。

图 13.ADA4096-2输入OVP限流（带电和不带电源）。

图 14.ADA4096-2采用±10 V电源供电，输入在电源轨上方和下方拉动30V。

结论

总之，集成过压保护具有许多优点：

提高了模拟信号链的鲁棒性和精度。

缩短上市时间 （TTM）、缩短设计时间并降低测试要求。

降低物料清单 （BOM） 成本。

批准的组件列表中所需的组件更少。

减少PCB尺寸/提高密度。

降低故障率。

审核编辑：郭婷