两大趋势，四个挑战，未来芯片产业与生态路在何方？-电子发烧友网

本文转载自《TechSugar》感谢《TechSugar》对新思科技的关注在经历了过去十年来最佳增长之后，半导体下游应用市场在2022年迎来低谷期，芯片供需变化陡峭，市场主基调从“抢芯片”变成“去库存”，而由于对经济前景悲观，全球科技巨头纷纷裁员，并在做计划时调低对2023年增长预期。当然，在下行周期中，并不全是坏消息，新能源汽车销量继续高速增长，带动相应芯片需求一直保持高景气度，而在供需逆转后，对芯片公司的技术与产品力要求就提升了，好产品和好技术在市场需求下滑时的优势将更明显。

技术上，工艺继续向前演进，2纳米乃至1纳米工艺路线已经确定，堆算力的游戏永无止境，英伟达、苹果等公司的新一代芯片，屡屡突破集成度与算力瓶颈，UCIe联盟的成立，意味着以Chiplet为代表的的异质集成技术，将成为大芯片的主导方向，这也将会引导产业链向支持向系统要性能的方向发展。

半导体产业风云变幻，全球领导厂商怎么看？近日，新思科技（Synopsys）接受探索科技（techsugar）专访，对当前产业发展的热点问题发表了看法。

两大趋势：数智化+低碳化

新思科技认为，芯片不仅是数智化转型的基础，也是参与实现双碳化的重要角色之一。作为半导体行业最底层技术的探索者和引领者，新思科技长期致力于帮助IC设计公司开发出性能更优、功耗更低的产品，同时不断钻研如何提升芯片设计过程本身的工作效率。而在双碳目标下，各产业在数智化进程中都需要寻找到节能减排的有效途径，数智化与低碳化将成为推动未来经济发展的双引擎。日趋火热的芯片行业，正是数智化和双碳化这两大重要趋势的交集所在，并且二者拥有很强的关联性。在数智化和低碳化这两大趋势交错向前的大环境下，处于交集位置的芯片业者正迎来重大历史机遇和空前的技术挑战。

三款产品

在刚刚过去的2022年，新思科技推出了众多新的产品和技术，进一步推进产业发展，其中有三款在性能、效率和创新方面都有重大突破，特别值得重视：

DesignDash设计优化解决方案：以扩展EDA数据分析产品组合，通过机器学习技术来利用此前未发掘的设计分析结果，从而提高芯片设计的生产力。作为新思科技业界领先的数字设计系列产品和屡获殊荣的人工智能自主设计解决方案DSO.ai的重要补充，DesignDash解决方案能够实现全面的数据可视化和AI自动优化设计，助力提高先进节点的芯片设计生产力。该解决方案将为所有开发者提供实时、统一、360度视图，以加快决策过程，通过更深入地了解运行、设计、项目之间的趋势来加强芯片的开发协作。过去，摩尔定律通过解决规模复杂性推动了半导体行业的技术发展呈指数级增长。近年来，数智化时代的发展对芯片提出了更高的要求，与此同时，半导体制造工艺的持续演进设计挑战越来越大。新思科技不断将AI/ML技术引入到EDA工具中，一方面，通过AI技术提升产品本身的生产力，另一方面，通过AI来帮助人类提高决策效率。
首款硬件仿真与原型验证统一系统：首款基于其ZeBu EP1硬件仿真系统的硬件仿真与原型验证统一硬件系统，致力于为SoC验证和前期软件开发提供更高水平的性能和灵活性。新思科技ZeBu EP1是业内领先的十亿门级硬件仿真系统，添加原型验证功能后，客户可借助此单一硬件系统满足整个芯片开发周期的验证需求。
PrimeClosure：是一款突破性的黄金签核ECO解决方案，旨在解决工程设计收敛时间过长的问题，从而提高先进电子设计效率，实现更佳功耗、性能和面积（PPA）目标。新思科技PrimeClosure解决方案将行业领先的ECO签核解决方案──新思科技PrimeECO和新思科技Tweaker ECO──与多种突破性的创新技术相结合，实现更快的ECO收敛时间，同时兼顾高容量和PrimeTime黄金签核精度。与传统的ECO流程相比，早期客户采用PrimeClosure解决方案实现了时序提高45%、功耗降低10%、ECO迭代次数减少50%、设计效率提升10倍。新思科技PrimeClosure解决方案帮助Socionext公司的周转时间加快了5倍以上，使用的机器内存减少了3倍，所需机器资源减少了5倍。未来，将挑战把大型设计项目的设计收敛效率提升10倍以上。

四大挑战

当前，芯片科技与千行百业深度融合，数智化深入街头巷尾，各领域的发展与芯片技术愈发密不可分，比如：以大数据分析助力医疗领域疫苗和新药的研发，推动“元宇宙”从科幻到现实，以及打造“数字孪生地球”预测环境发展和人类未来等。这些技术在重塑未来的同时，也对芯片及生态系统的发展提出了四大挑战：先进软件系统开发的复杂性，多裸晶芯片（Multi-die）系统的发展，芯片的全生命周期管理以及芯片人才的短缺。这些既是挑战，也带来新的机遇。

新思科技已经携手合作伙伴针对以上领域进行不同程度的研发，推动过去只存于科幻小说中的技术一步步成为现实。展望未来，把各种不可能变为可能的芯片，推动数字化转型的软件，以及助力不断提高用户体验的人工智能和大数据，这四项最根本的变革性技术驱动着我们日常生活中发生各种巨大变化。

推动多裸晶芯片（Multi-die）设计发展：随着摩尔定律不断逼近极限，multi-die是突破“摩尔定律”限制的道路之一。新思科技通过3DIC Compiler为多裸晶片集成提供了统一的平台，为3D可视化、路径、探索、设计、实现、验证及签核提供了一体化的超高收敛性环境。该平台建立在新思科技Fusion Design Platform高度可扩展的通用数据模型之上。该平台在提高效率的同时，还可以扩展容量和性能，以支持实现数十亿个裸晶间互连。该平台提供全套自动化功能的同时，还具备电源完整性、注重优化散热和降噪，从而减少迭代次数。3DIC Compiler可以让用户切实体验到裸晶芯片在先进节点表现的巨大设计生产力优势，周转时间从几个月缩短为仅仅几小时。
芯片的全生命周期管理：如今不同过往，项目在芯片通过最终的测试程序也并不意味着结束，这之后我们不仅需要在测试环境中检验芯片，更需要在其终端应用中进行测试，贯穿芯片整个生命周期。新思科技推出芯片生命周期管理（Silicon Lifecycle Management）平台，将芯片设计、验证测试、制造与部署的每一个阶段所产生的大量数据加以连结，并整合到同一云端系统数据库进行分析，优化包括芯片性能、速度、量产良率、品质管控以及上市时间等重要核心指标，从而提升芯片产品的整体价值。
助力系统级公司建立差异化优势：如今，软件成为了定义业务模式和用户体验的工具，和系统级公司实现差异化优势的主要驱动力。而安全，已经成为除性能、功耗、面积（PPA）这三大传统设计要素以外，芯片开发者们需要考虑的第四个重要维度。新思科技在大约7、8年前，就开始关注这一领域，并对此进行了大量的投入，助力合作伙伴发现新的机遇并提供对应的解决方案和前沿技术。新思科技提供了全方位的系统和软件安全解决方案帮助开发者们尽可能地降低安全风险，包括：全面的芯片和应用安全软件（AppSec）产品组合、领先的安全IP产品组合、硬件设计和验证工具（Platform Architect、测试自动化解决方案TestMAX 、故障仿真解决方案Z01X 、下一代形式验证解决方案VC Formal 、功能验证解决方案VCS 、硬件加速解决方案ZeBu 和原型设计解决方案HAPS ），以及芯片生命周期管理（SLM）系列。

后摩尔时代，芯片发展已经从规模复杂性转向系统复杂性。由软件和大数据驱动的定制化芯片能够为系统级公司建立差异化竞争优势，以持续提升消费者的用户体验。

三个创新方向

当前，XPU、AR/VR、新能源、自动驾驶/ADAS、类脑芯片、硅光芯片、量子计算等都是芯片产业最火热的赛道。新思科技立足于芯片产业最上游，能够更快地感知市场的变化，并清楚地看到整个行业的技术发展趋势和核心创新方向。在2023年，新思科技看好三个细分方向的创新机会：

自动驾驶：作为全球电子设计自动化EDA解决方案以及半导体IP行业的龙头，新思科技一直站在汽车半导体供应链的最前端。在软件定义汽车的时代，新思科技通过三个核心技术创新方向，为用户提供针对性的全方位解决方案：第一，车规级IP和EDA工具，助力降低芯片设计风险，提高开发效率，保证量产制造，并已在全球车载半导体供应商多代产品中得到验证。第二，虚拟原型技术以加快车载ECU系统开发和测试，便于客户软硬件协同开发，及灵活地进行软件调试。第三，新思科技的软件安全解决方案，可以检测代码的安全，质量及合规性，提高软件成熟度。
量子计算：为了使量子计算从科研走向广泛应用，有三个关键挑战需要解决：杂声、纠错和退相关性。为了测试量子位在不同环境中表现的可能性，使用计算机模拟来优化半导体工艺技术将变得至关重要。新思科技能够提供业界领先的工艺和器件仿真工具，以及用于管理和分析仿真由图形用户界面 (GUI) 驱动的仿真环境。比如：打破物理尺寸极限的原子级建模软件QuantumATK，在基于晶圆的数据可用之前，模拟电子、结构、磁性、光学、热等不同材料的特性和传输机制，大大降低了时间和成本投入。新思科技 3DIC Compiler 平台集成了 OptoCompiler，是第一个统一半导体和光子设计的平台，它将成熟的光子技术与我们成熟的 3DIC 集成平台相结合，以实现快速设计的应用和验证，从而支持行业在这一领域的发展。
硅光芯片：将光子和集成电路的电子结合在一起，甚至是用光子替代电子形成“片上光互联”，以实现对现有光模块产业链的重塑，正成为半导体行业数个“颠覆式创新”中的重要方向之一。新思科技光电统一的芯片设计解决方案 OptoCompiler可助力开发者更好地在硅光平台上进行创新，为光子芯片提供完整的端到端设计、验证和签核解决方案。

一项值得关注的技术：Chiplet

随着算力与储存需求爆发式增长，带动芯片复杂程度逐步上升，同时伴随着半导体工艺制程逐渐接近物理极限，Chiplet和3D IC技术逐渐成为延续摩尔定律的上佳选择。在摩尔定律放缓情况下，Chiplet成为持续提高SoC高集成度和算力的重要途径，Chiplet有望成为进入下一个关键创新阶段并打破功率-性能-面积（PPA）天花板的一个技术选择。而其发展离不开行业标准和生态系统，通用Chiplet互连技术（UCIe）规范可以实现Chiplet的可定制与封装级集成，是Chiplet发展前路的一大助推剂。作为EDA和IP解决方案的领导者，新思科技已成为UCIe的成员之一，并期待着未来与广大UCIe的支持者们积极推动构建健康的UCIe生态系统。为了简化UCIe设计路径，新思科技推出了完整的UCIe设计解决方案，包括PHY、控制器和验证IP（VIP）：

PHY──支持标准和高级封装选项，可采用先进的FinFET工艺，获得高带宽、低功耗和低延迟的裸片间连接。
控制器IP──支持PCIe、CXL和其它广泛应用的协议，用于延迟优化的片上网络（NoC）间连接及流协议；例如与CXS接口和AXI接口的桥接。
VIP──支持全栈各层的待测设计（DUT）；包括带有/不带有PCIe/CXL协议栈的测试平台接口、用于边带服务请求的应用编程接口（API），以及用于流量生成的API。协议检查和功能覆盖位于每个堆栈层和信令接口，实现了可扩展的架构和新思科技定义的互操作性测试套件。

新思科技还推出了UCIe的验证IP，针对由于多个流协议而增加的有效载荷可能需要数天甚至数月的时间来实现仿真，从而限制其实用性。用户需要首先创建各种单节点和多节点模型，模拟这些简化的系统以检查数据的完整性。利用新思科技ZeBu仿真系统在具有多协议层的更高级别系统场景中进行测试，然后再使用新思科技HAPS原型验证系统进行原型设计。新思科技的验证IP从模型到仿真、模拟，再到原型验证确保芯片投产前的无缝互操作性。

最终拼的是人才

虽然半导体硅工艺接近物理极限，摩尔定律放缓，但新思科技认为，芯片是永远有创新空间的产业，创新和发展就要不断克服技术与工程挑战，这就离不开研发和人才的支撑，只有持续的技术研发才是半导体产业发展的“硬道理”。对中国半导体产业而言，人才的重要性尤其明显，中国的芯片设计公司，需要具备更全面的系统集成能力，例如用成熟制程工艺创造出先进工艺芯片才能达到的性能，能做到这一点，对行业的意义将非常重大，要做到这一点，就离不开人才的积累。

而中国半导体人才缺口尤其严重，根据中国半导体行业协会的相关报告，到2024年中国半导体全行业人才缺口高达22万人，其中设计业的缺口在12万至13万人左右。这个巨大的缺口，需要多方努力来培养合格的芯片人才，进入中国市场27年来，新思科技一直不遗余力地支持各大高校培养芯片人才，为数字时代持续输送科技人才。

现在，新思科技正在将人才培养战略从专业人士、高校学生延伸至青少年阶段，把芯片和科技知识与初高中的各学科教育相融合，以“创意+科技”激发更多青少年对芯片和硬核科技的探索和创新欲望，为未来10年20年的发展需求培养人才，为中国打造未来产业创新高地培养生力军。