锁相环的电源管理设计

作者：Austin Harney and Grzegorz Wawrzola

锁相环（PLL）是现代通信系统的基本组成部分。PLL通常用于在无线电接收器或发射器中提供本振（LO）功能;它们还用于时钟信号分配和降噪，并越来越多地用作高采样率模数或数模转换的时钟源。

随着PLL的噪声性能逐代提高，电源噪声的影响也越来越明显，在某些情况下甚至会限制噪声性能。

本文考虑图1所示的基本PLL方案，并研究每个构建模块的电源管理要求。

图1.显示各种电源管理要求的基本锁相环。

在PLL中，反馈控制环路驱动压控振荡器（VCO），使振荡器频率（或相位）精确跟踪施加参考频率的倍数。许多很好的参考文献，例如，贝斯特的锁相环，1解释PLL的数学分析;以及仿真工具，如ADI公司的ADIsimPLL™，有助于理解循环传递函数和计算。现在让我们依次看一下PLL构建模块。

VCO和VCO推动

压控振荡器将来自鉴相器的误差电压转换为输出频率。它的“增益”定义为KVCO，通常以 MHz/V 为单位指定。压控可变电容二极管（变容二极管）通常用于调节VCO中的频率。VCO的增益通常大到足以提供足够的频率覆盖，但又不会大到降低相位噪声，因为任何变容二极管噪声都会被放大KVCO并导致输出相位噪声。

多频段集成VCO的出现，例如集成VCO的ADF4350频率合成器中使用的VCO，消除了两者之间的权衡KVCO和频率覆盖范围，允许PLL设计人员使用包含多个中等增益VCO的IC，并通过智能频段切换例程根据编程输出频率选择合适的频段。这种频段划分提供了宽阔的整体范围和更低的噪声。

除了从输入电压变化到输出频率变化（KVCO），电源变化会产生不需要的输出频率变化分量。VCO对电源变化的敏感性定义为VCO推动 (K推动），通常是通缉犯的一小部分KVCO.例如K推动通常为 5% 至 20%KVCO.因此，对于高增益VCO，推动效应变得更大，VCO电源的噪声贡献变得更加关键。

VCO 推動是通过向 VTUNE 引脚施加直流调谐电压、改变电源电压并测量频率变化来测量的。推力图是使用ADF4350 PLL的频率变化与电压变化之比，如表1所示。

表 1.ADF4350 VCO 推送测量

VCO 频段 （兆赫）	V调整 （五）	f1（兆赫） 在 V 时VCO= 3 V	f2（兆赫） 在 V 时VCO= 3.3 V	K推动= Δf/δV （兆赫/伏）
2200	2.5	2233.446	2233.061	1.28
3300	2.5	3331.112	3331.799	2.3
4400	2.5	4462.577	4464.242	5.55

参考文献 2 中提到的另一种方法是将低频方波直流耦合到电源中，同时观察 VCO 频谱两侧的频移键控 （FSK） 调制峰值（图 2）。峰值之间的频率偏差除以方波幅度得出VCO推频数。这可能是比静态直流测试更准确的测量方法，因为它消除了与直流输入电压变化相关的任何热效应。图2显示了ADF4350 VCO输出在3.3 GHz时的频谱分析仪图，标称3.3 V电源施加10 kHz、0.6 V p-p方波。对于 1.62 MHz/0.6 V 或 2.7 MHz/V 的推动数，由此产生的偏差为 3326.51 MHz – 3324.89 MHz = 1.62 MHz。相比之下，表1给出了2.3 MHz/V的静态测量值。

图2.ADF4350 VCO对10 kHz、0.6 V p-p方波电源调制的响应的频谱分析仪图。

在PLL系统中，更高的VCO推力意味着VCO电源噪声的倍增更大。需要低噪声电源，以尽量减少对VCO相位噪声的影响。

基准电压源3和基准4提供了不同低压差稳压器（LDO）如何影响PLL相位噪声的良好示例。例如，比较了ADP3334和ADP150 LDO为ADF4350供电的情况。ADP3334稳压器的集成均方根噪声为27 μV（超过四十年频程，从10 Hz到100 kHz）。相比之下，ADF4350评估板上使用的LDOADP150为9 μV。测量的PLL相位噪声频谱密度的差异如图3所示。测量是在4.4 GHz VCO频率下进行的，其中VCO推力最大（表1），因此这是最坏情况的结果。ADP150稳压器噪声足够低，因此其贡献不会显著增加VCO噪声，使用两节（可能为“无噪声”）AA电池重复测量证实了这一点。

图3.ADF4350在4.4 GHz时的相位噪声比较，当使用ADP3334和ADP150 LDO和AA电池供电时。

图3强调了低噪声电源对ADF4350的重要性，但如何指定电源或LDO的噪声要求？

以类似于VCO噪声的方式，LDO的相位噪声贡献可以建模为加性元件Φ线性分布器(t），如图4所示。重复使用VCO过量相位表达式可产生：

或者，在频域中

哪里vLDO(f)是LDO的电压噪声频谱密度。

1 Hz带宽内的单边带功率谱密度SΦ（f）由下式给出

以dB表示，计算电源噪声引起的相位噪声贡献的公式为：

(1)

其中 L(线性分布器)是失调f处稳压器对VCO相位噪声（dBc/Hz）的噪声贡献;K推动是以 Hz/V 为单位的 VCO 推动数字;和 v线性分布器(f） 是给定频率偏移下的噪声频谱密度，单位为 V/√Hz。

图4.小信号加性VCO电源噪声模型

在自由运行的VCO中，总噪声是和方根（rss）L线性分布器和VCO噪音。因此，以dB表示：

例如，考虑一个推频数为10 MHz/V、在100 kHz偏移时测量相位噪声为–116 dBc/Hz的VCO：为了不降低100 kHz时的VCO噪声性能，电源所需的噪声频谱密度是多少？电源噪声和VCO噪声相加为和方根，因此电源噪声应至少比VCO噪声小6 dB，以尽量减少其贡献。因此L线性分布器应小于 –122 dBc/Hz。使用公式 1，

求解vLDO(f),

vLDO(f),= 11.2 nV/√Hz，100kHz 偏移

给定失调下的LDO噪声频谱密度通常可以从LDO数据手册的典型性能曲线中读取。

当VCO连接到负反馈PLL时，LDO噪声，L线性分布器，由PLL环路滤波器进行高通滤波，其方式与VCO噪声类似。因此，上述公式仅适用于大于PLL环路带宽的频率偏移。在PLL的环路带宽内，PLL可以成功跟踪和滤除LDO噪声，从而降低其贡献。

LDO滤波

为了改善LDO噪声，通常有两种选择：使用噪声较小的LDO或对LDO输出进行后置滤波。当无滤波器的噪声要求超出经济实惠的LDO的能力时，滤波选项可能是一个不错的选择。一个简单的LC π滤波器通常足以将带外LDO噪声降低20 dB（图5）。

图5.LC π滤波器可衰减LDO噪声。

在选择组件时需要小心。典型的电感器在微亨利范围内（带有铁氧体磁芯），因此有必要考虑其饱和电流 (我坐），在电感数据手册中指定为电感下降10%时的直流电流水平。VCO消耗的电流应小于我坐.有效串联电阻（ESR）也是一个问题，因为这会导致滤光片上的IR压降。对于消耗300 mA DC的微波VCO，需要ESR小于0.33 Ω的电感才能产生小于100 mV的IR压降。还需要低但非零的ESR，以抑制滤波器响应并提高LDO稳定性。选择寄生ESR非常低的电容器并为此添加专用串联电阻器是可行的。这 都 可以 使用 NI Multisim 等 可 下载 的 组 件 评估 器 在 SPICE 中 轻松 仿真™.

电荷泵和滤波器

电荷泵将鉴相器误差电压转换为电流脉冲，电流脉冲由PLL环路滤波器进行积分和平滑处理。电荷泵通常可以在比其电源电压（VP）低0.5 V的电压下工作。例如，如果最大电荷泵电源为5.5 V，则电荷泵只能在高达5 V的输出电压下工作。如果VCO需要更高的调谐电压，通常需要有源滤波器。实用信息和实际PLL的参考设计可在电路笔记CN0174中找到。5以及处理高压的方法在“使用高压VCO设计高性能锁相环”中讨论。6出现在《模拟对话》第 43 卷第 4 期（2009 年）中。有源滤波器的替代方案是使用带电荷泵的PLL，例如ADF4150HV。ADF4150HV可以在高达30 V的电荷泵电压下工作，因此在许多情况下无需使用有源滤波器。

电荷泵吸收的低电流使得使用升压转换器从较低的电源电压产生高电荷泵电压看起来很有吸引力，但与这种类型的DC-DC转换器相关的开关频率纹波可能会在VCO的输出端产生不需要的杂散音。高PLL杂散可能导致发射器发射模板测试失败，或降低接收器系统中的灵敏度和带外阻塞。为了帮助指导转换器纹波的规格，使用图6所示的测量设置，对各种PLL环路带宽进行了全面的电源抑制与频率的关系图。

图6.用于测量电荷泵电源抑制的设置。

17.4 mV （–22 dBm）的纹波信号交流耦合到电源电压，并在整个频率范围内扫描。在每个频率下测量杂散电平，并将PSR计算为–22 dBm输入和杂散输出电平之间的dB差。保留在原位的0.1 μF和1 nF电荷泵电源去耦电容对耦合信号进行了一定程度的衰减，因此发电机上的信号电平增加，直到在每个频率点的引脚上直接测量17.4 mV。结果如图 7 所示。

随着PLL环路带宽内频率的增加，电源抑制最初会变得更糟。当频率接近PLL环路带宽时，纹波频率以与参考噪声类似的方式衰减，PSR得到改善。该图显示，需要具有更高开关频率（理想情况下大于1 MHz）的升压转换器，以最大程度地减少开关杂散。此外，应尽可能将PLL环路带宽降至最低。

ADP1613的开关速度为1.3 MHz，是合适的升压转换器的一个很好的例子。将PLL环路带宽设置为10 kHz时，PSR可能约为90 dB;环路带宽为80 kHz时，PSR为50 dB。从PLL杂散电平要求开始，可以反向确定升压转换器输出所需的纹波电平。例如，如果PLL要求杂散小于–80 dBm，而PSR为50 dB，则电荷泵电源输入端的纹波功率需要小于–30 dBm或20 mV p-p。如果将足够的去耦电容放置在电荷泵电源引脚附近，则纹波滤波器可以轻松实现这些纹波电压水平。例如，100 nF去耦电容在1.3 MHz时提供超过20 dB的纹波衰减。 应注意使用具有适当额定电压的电容器;例如，如果升压转换器产生 18V 电源，请使用额定电压为 20V 或更高的电容器。

图7.ADF4150HV电荷泵电源抑制曲线图

使用基于Excel的ADP161x 设计工具简化了升压转换器和纹波滤波器的设计。图8显示了示出5 V输入至20 V输出设计的用户输入。为了最小化转换器级输出端的电压纹波，选择了噪声滤波器选项，并将V降至最低外波纹场设置为最小值。高压电荷泵消耗的电流最大值为2 mA，因此I外输入 10 mA 以提供裕量。该设计使用ADF4150HV评估板进行了测试，使用20 kHz的PLL环路带宽。从图7可以看出，PSR可能约为70 dB。由于具有出色的PSR，即使省略了噪声滤波器，这种设置在VCO输出端也没有明显的开关杂散（< –110 dBm）。

图8.ADP1613升压转换器Excel设计工具。

作为最后的实验，将高压电荷泵的PSR与有源滤波器的PSR进行了比较，有源滤波器是目前最常用于产生高VCO调谐电压的拓扑结构。为了进行测量，将幅度为1 V p-p的交流信号注入电荷泵电源（VP），使用无源环路滤波器，如图6中的测量设置所示。用有源滤波器代替等带宽的无源滤波器重复相同的测量。使用的有源滤波器为CPA_PPFFBP1型，如ADIsimPLL（图9）所述。

图9.ADIsimPLL中CPA_PPFFBP1滤波器设计的屏幕视图。

电荷泵和运算放大器电源引脚上的去耦相同，以提供公平的比较——10 μF、10 nF和10 pF电容并联。测量结果如图10所示：与有源滤波器相比，高压电荷泵的开关杂散电平降低了40 dB至45 dB。高压电荷泵的杂散电平有所改善，部分原因是有源滤波器的环路滤波器衰减较小，注入的纹波在第一极点之后，而无源滤波器则注入的纹波位于输入端。

图 10.有源环路滤波器的电源纹波电平与高压无源滤波器的比较。

最后要注意的是：图1所示的第三个电源轨——分压器电源，AVDD/DVDD—与VCO和电荷泵电源相比，电源要求不那么严格，因为PLL的RF部分（AVDD）通常是双极性ECL逻辑级，具有稳定的带隙参考偏置电压，因此相对不受电源影响。此外，就其性质而言，数字CMOS块（DVDD） 更不受电源噪声的影响。因此，建议选择同时满足该电源轨电压和电流要求的中等性能LDO，并在所有电源引脚附近应用足够的去耦;100 nF 并联 10 pF 通常就足够了。

结论

讨论了主PLL模块的电源管理要求，并推导出了VCO和电荷泵电源的规格。ADI公司为电源管理和PLL提供多种设计支持工具，包括基准电压源电路和解决方案，以及ADIsimPLL和ADIsimPower等仿真工具。了解电源噪声和纹波对PLL性能的影响后，设计人员可以回头推导出电源管理模块的规格，并以最佳性能实现PLL设计。

审核编辑：郭婷