成功进行模数信号转换的七个步骤

高精度应用需要精心设计的低噪声模拟前端才能获得最佳SNR，这需要采用明智的方法来选择ADC，以全面准确地捕获传感器信号。选择驱动器运算放大器和基准电压源等支持元件以优化整体电路性能。

真实世界的信号，如振动、温度、压力和光，在数字域中进一步处理数据之前，需要精确的信号调理和信号转换。为了克服当今高精度应用中的许多挑战，需要一个设计良好的低噪声模拟前端来获得最佳SNR。许多系统负担不起最昂贵的部件，也负担不起低噪声部件的更高功耗。本文解决了有关使用噪声优化方法设计整体解决方案的问题。本文介绍了一种有条不紊的增益模块和ADC组合设计方法，包括支持这种方法的示例。在调理低频（近直流）信号时，对该电路进行噪声计算和分析。

设计模拟前端时，请遵循以下七个步骤：

描述传感器的电输出或增益模块前面的部分。

计算ADC的要求。

找到用于信号转换的最佳ADC +基准电压源。

找到最大增益并定义运算放大器的搜索条件。

找到最佳放大器并设计增益模块。

根据设计目标检查总解决方案噪声。

运行模拟并验证。

第 1 步：描述传感器的电输出或增益模块前面的部分

信号可以直接来自传感器，也可能在增益模块之前通过EMI和RFI滤波器。为了设计增益模块，需要知道信号的交流和直流特性以及可用的电源。了解信号的特性和噪声电平可以为我们在选择ADC时可能需要的输入电压范围和噪声电平提供线索。假设我们有一个传感器，它输出10 kHz信号，满量程幅度为250 mV p-p（88.2 mV rms）和25 μV p-p噪声。另外，假设我们的系统中有一个5 V电源。有了这些信息，我们应该能够在步骤2中计算ADC输入端的信噪比。为了简化数据处理和混淆，假设我们为室温操作设计此解决方案。

第 2 步：计算 ADC 的要求

我们需要什么类型的ADC、什么采样速率、多少位和什么噪声规格？通过了解步骤1中的输入信号幅度和噪声信息，我们可以计算增益模块输入端的信噪比（SNR）。我们需要选择具有更好信噪比的ADC。了解SNR将有助于我们在选择ADC时计算有效位数（ENOB）。这种关系在以下等式中显示。SNR和ENOB始终在任何良好的ADC数据手册中指定。在本例中，所需的86.8 dB SNR和14.2位ENOB迫使我们选择16位模数转换器。此外，奈奎斯特准则指出，采样速率fs应至少是最大输入频率fs的两倍，因此20 kSPS ADC就足够了。

接下来，我们需要设计一个噪声密度不超过416 nV/√Hz的整体解决方案。这使得信号调理电路的噪声处于输入噪声的1/10。

图1.典型的信号调理链。

第 3 步：找到最佳 ADC + 基准电压源进行信号转换

有了一组搜索条件，有很多方法可以找到符合要求的ADC。查找 16 位 ADC 的最简单方法之一是使用制造商网站上的搜索工具。通过输入分辨率和采样率，建议多种选择。

许多 16 位 ADC 指定 14.5 位 ENOB。如果您希望获得更好的噪声性能，请使用过采样将 ENOB 推高到 16 位（n 位改进从 4n过采样）。对于过采样，可以使用较低分辨率的ADC：过采样256（44过采样）将产生 16 位噪声性能。在我们的示例中，这意味着采样率为5.126 MHz（20 kSPS×256）的12位ADC。或者，过采样 4 的 14 位 ADC2;或 1.28 MSPS 可能会更好。然而，这些产品的成本与AD7685 16位、250 kSPS ADC一样高。

AD7685 16位PulSAR ADC从列表中选择。该转换器具有 90 dB SNR 和 250 kSPS 采样率，可满足我们的要求。建议将精密XFET基准电压源ADR421/ADR431与该ADC配合使用。2.5 V 输入范围超过了我们的 250mV p-p 输入规格。®®

图2.典型ADC选型表

AD7685的基准输入具有动态输入阻抗，因此应通过靠近引脚放置一个陶瓷去耦电容，并使用宽、低阻抗走线连接，以最小的寄生电感去耦。22 μF陶瓷片式电容可提供最佳性能。

第4步：找到最大增益并定义运算放大器的搜索条件

了解ADC的输入电压范围将有助于我们设计增益模块。为了最大化我们的动态范围，我们需要在给定的输入信号和ADC的输入范围内获得尽可能高的增益。这意味着我们可以将增益模块设计为手头示例的增益为 10。

虽然AD7685易于驱动，但驱动放大器需要满足某些要求。例如，驱动器放大器产生的噪声需要保持在尽可能低的水平，以保持AD7685的SNR和转换噪声性能，但请记住，增益模块会同时放大信号和噪声。为了将增益模块前后的噪声保持在相同的水平，我们需要选择噪声低得多的放大器和元件。驱动器还应具有与AD7685相称的THD性能，并且必须在16位电平（0.0015%）下建立ADC电容阵列的满量程阶跃。来自放大器的噪声可以通过外部滤波器进一步滤除。

运算放大器输入端允许多大的噪声？请记住，我们需要设计一个噪声密度不超过416 nV/rt-Hz的整体解决方案。我们应该设计一个本底噪声要低得多的增益模块，比如说10倍，因为我们的增益增加了10倍。这将确保放大器的噪声远小于传感器的本底噪声。为了计算噪声容限，我们可以粗略地假设运算放大器输入端的噪声是运算放大器的总噪声加上ADC的噪声。

第 5 步：找到最佳放大器并设计增益模块

在知道输入信号带宽后，选择运算放大器的首要任务是选择具有可接受的增益带宽积（GBWP）的运算放大器，并且能够以最小的直流和交流误差处理该信号。为了获得最佳增益带宽积，需要信号带宽、噪声增益和增益误差。这些术语的定义如下。作为指导，如果要将增益误差保持在0.1%以下，请选择增益带宽大于输入信号带宽100倍的放大器。此外，我们需要一个快速稳定并具有良好的驱动能力的放大器。请记住，我们的噪声预算要求运算放大器输入端的总噪声小于40.8 nV/√Hz，而ADC规定为7.9 nV/√Hz。总结运算放大器的搜索条件：UGBW>1 MHz，5 V单电源，良好的电压噪声、电流噪声和THD规格，低直流误差不会降低ADC的规格。

使用与ADC搜索类似的方法，选择AD8641作为本例。AD8641是一款低功耗、精密JFET输入放大器，具有极低的输入偏置电流和轨到轨输出，可采用5 V至26 V电源供电。其相关规格如下表所示。我们可以在同相配置中使用表中所示的元件值配置运算放大器。

元件	价值
R1	1.47 千瓦
R2	13.3 千分电阻
R3	1.47 千瓦
Zh	28.5 nV/√Hz
在	50 fA/√赫兹
Cf	0.47 华氏度

图3.完整的解决方案。

所有有源和无源元件都会产生噪声，因此选择不会降低性能的元件非常重要。例如，购买低噪声运算放大器并用大电阻包围它是浪费的。请记住，1 kΩ电阻具有4 nV噪声。

如前所述，可以在ADC和该增益模块之间使用可选的RC滤波器，这有助于缩小带宽并改善SNR。

第 6 步：根据设计目标检查整体解决方案噪声

充分了解设计电路中的所有误差源非常重要。为了达到最佳信噪比，我们需要写出上述解决方案的整体噪声方程。这在下面的等式中显示。

我们可以计算运算放大器输入端的总噪声，并确保其小于我们计划的41.6 nV/√Hz。

为了对整个带宽上的总噪声进行积分，我们可以看到ADC输入端的总噪声在滤波器带宽上的总噪声为3.05 μV，低于我们设计的4.16 μV要求。在这种情况下，低频噪声（1/f）被忽略，因为AD8641的转折频率低于100 Hz。

保持良好的信噪比需要注意信号路径中每个元件的噪声和良好的PCB布局。避免在任何ADC下运行数字线路，因为这些噪声会耦合到芯片上，除非ADC下方的接地层用作屏蔽。快速开关信号（如 CNV 或时钟）不应在模拟信号路径附近运行。应避免数字和模拟信号的交叉。

步骤 7：运行仿真并验证

使用可从ADI网站下载的PSpice宏模型可以成为验证任何电路设计的良好起点。快速仿真显示了我们设计解决方案所针对的信号带宽。图4显示了AD7685输入端可选RC滤波器前后的响应。

图4.图3所示电路带宽仿真。

如图5所示，10 kHz带宽范围内的总输出噪声接近31 μV rms。这小于41 μV rms的设计目标。需要构建工作台原型，并且整个解决方案必须在全面生产之前进行验证。

图5.图3中电路噪声响应仿真。

总结

在当今低功耗、注重成本的设计中，许多系统负担不起最昂贵的部件，也无法承受低噪声部件的更高功耗。为了从信号调理电路中获得最低的本底噪声和最佳性能，设计人员必须了解组件级噪声源。保持良好的信噪比需要注意信号路径中每个元件的噪声。通过执行上述步骤，可以成功调理小模拟信号，并使用非常高分辨率的ADC对其进行转换。

审核编辑：郭婷