详解GPIO工作模式与寄存器1

1 模电知识

在这里插入图片描述

• 电源符号含义

VDD：D=device 表示芯片内部工作电源（一般VDD

VSS：S=series 表示公共连接，通常指电路公共接地端电压。

• TTL肖特基触发器

TTL肖特基触发器即为用肖特基管构成的施密特触发器，施密特触发器利用门阀电压将引脚模拟信号变成矩形信号，进行转化为0/1数字信号存入输入数据寄存器。

• 端口引脚保护二极管

当引脚电压高于VDD 时，上方的二极管导通，当引脚电压低于VSS 时，下方的二极管导通，防止不正常电压引入芯片导致芯片烧毁。（虽有这样的保护，但不能驱动大功率器件，如直接驱动电机，电机堵转的反向电流会烧毁芯片）

• 推挽输出
  

PMOS栅极低电平导通，NMOS栅极高电平导通。一般PMOS源极接VDD，NMOS源极接GND。

MOS管中寄生二极管作用是防止VDD过压的情况下，烧坏mos管。

推挽电路是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务，电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。输出既可以向负载灌电流，也可以从负载拉取电流。下面分析电路：

当输入为高电平时，经过反向后输出到MOS管栅极为低电平，PMOS的SD导通，OUT输出为高电平VDD；当输如为低时，NMOS导通，OUT输出为低电平。当引脚高低电平切换时，两个管子轮流导通，P 管负责灌电流，N 管负责拉电流，使其负载能力和开关速度都比普通的方式有很大的提高。

• 开漏输出
  
• 开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。
• 上拉电阻的阻值决定了逻辑电平转换的沿的速度 ：阻值越大，速度越低，功耗越小；所以负载电阻的选择要兼顾功耗和速度。一般会带来上升沿的延时，因为上升沿是通过外接上拉电路对负载供电，所以若对延时有要求，建议用下降沿输出。
• 开漏输出可以实现线与功能，可以将多个开漏输出的Pin，经上拉电阻连接到一条总线上，实现与逻辑，主要用于IIC、SMBus总线。

线与：当在很多个开漏引脚连在一起时，外接一上拉电阻，如果有一个引脚输出为逻辑0，相当于短路接地，所以外电路逻辑电平便为0；只有当所有引脚均输出高阻态时，才由上拉电阻提供高电平，即为逻辑1。

2 GPIO模块电路结构

在这里插入图片描述

2.1 输入模式

在这里插入图片描述

1. 输出驱动器关闭（N/PMOS关闭）
2. 施密特触发器打开，可以获取引脚状态
3. 通过寄存器使能上/下拉电阻配置输入模式下的三种状态
4. 出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器
5. 引脚电平状态将存入输入数据寄存器

• 浮空输入：上下拉电阻全断开
  
• 上拉输入：上拉电阻打开，下拉电阻关闭
  
• 下拉输入：下拉电阻打开，上拉电阻关闭
  

注意 ：

• 设计按键电路时可以利用芯片内部弱上拉和下拉电阻，这样省去了外接的电阻。
• 浮空输入状态下，IO的电平状态是不确定的，完全由外部输入决定。

2.2 输出模式

在这里插入图片描述

1. 输出驱动器打开
2. 施密特触发器打开
3. 弱上拉和下拉电阻被禁止
4. 在每个APB2时钟周期，出现在I/O脚上的数据被采样到输入数据寄存器
5. 在开漏模式时，对输入数据寄存器的读访问可得到I/O状态；在推挽式模式时，对输出数据寄存器的读访问得到最后一次写的值。

• 通用推挽输出：
  
• 当输出数据寄存器相应位为1时，同相端输出为1，但经过反相器（小圆圈）后，到PMOS栅极输出为0，反相端反相后输出为1，此时PMOS导通；NMOS截止，引脚输出高电平。（ 推-灌电流 ）
• 当输出数据寄存器相应位为0时，PMOS截止，NMOS导通，引脚输出低电平。（ 挽-拉电流 ）

---

• 通用开漏输出：
  
  开漏输出时，PMOS关闭（输出数据寄存器的1将端口置于 高阻态 ），只有NMOS工作，但是此时只能输出低电平，要输出高电平必须外加上拉电阻。

上图为加了上拉电阻的开漏输出（需用户外接）：当输出数据寄存器相应位为1时，反相端输出0，此时NMOS截止，由外加的上拉电阻提供高电平。当输出数据寄存器相应位为0时，NMOS导通，引脚输出低电平。