0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SerDes是什么?SerDes功能和特性概述

芯长征科技 来源:半导体行业观察 2023-01-31 14:13 次阅读

在我工程生涯的早期,我认为并行通信通常比串行通信更可取。我很欣赏同时移动所有 8 个(或 16 个或 32 个...)数据位的简单性和效率,使用一个或两个控制信号进行握手,并且不需要精心设计的同步方案。

不过,不久之后,流行的数字通信协议( UART、SPI、I2C等)使用串行接口变得很明显,而且我还注意到专门应用程序的高级协议支持串行传输。尽管微控制器和中央处理器单元 (CPU)需要并行数据来进行内部存储、检索和处理操作,但这意味着串行通信涉及额外的序列化和反序列化硬件

SerDes 是空间到时间到空间的转换。并行数据同时传输但占用不同的物理互连,串行数据共享相同的物理空间但占用不同的时间时刻(图 1)。

3398cb64-96ce-11ed-bfe3-dac502259ad0.jpg

图 1. 显示序列化和反序列化的示例图。

考虑到所有这些,让我们看一下并行数据传输的局限性,然后我将讨论一些重要的 SerDes 概念。

为什么串行通信优先于并行通信?

并行传输的一个更直接的缺点是涉及的导体数量。如果您仍在 8 位世界中工作,相对于简单的同步数据传输的好处,使用大量互连似乎是合理的;然而,随着总线宽度扩展到 16 位或 32 位范围,PCB 布局任务变得越来越低效和难以管理。当您不仅要将数据从一个组件移动到另一个组件,还要将数据从一个 PCB 移动到另一个时,问题会变得更加严重。

此外,这些并行数据线中的每一条都不仅仅是布局和布线人员所关心的问题。紧密间隔的电线或 PCB 迹线(如图 2 所示)容易受到串扰的影响,尤其是数字信号的高能逻辑转换特性,并且导体越多,越难以屏蔽环境电磁干扰 (EMI)。

33b607d8-96ce-11ed-bfe3-dac502259ad0.jpg

图 2. 走线在原理图中是线时具有完美的电气隔离,但在真实的 PCB 上,它们与附近的走线和平面层电容耦合

对于串行,一些互连足以传输任何位宽的数据字,并且您可以降低伪逻辑转换的可能性,这种逻辑转换会通过破坏数据或需要重新传输来降低通信质量。

从理论上讲,并行确实允许更快的数据传输,但即使是这种优势也比最初看起来更偶然。更长的迹线或电线意味着信号将花费更多时间从发送器传播到接收器,并且随着数据速率的增加,通过匹配迹线长度来均衡整个总线的延迟变得更加重要。高速 32 位总线的跟踪长度匹配并非微不足道——如果我进行布局,这将是支持序列化/反序列化的一个非常有力的论据。图 3 显示了一个曲折的示例,如果您需要均衡走线长度,它会很有帮助,但在您试图最小化电路板面积时就没有那么有用了。

高速并行总线的另一个问题是功耗过大。串行化可以通过将标准逻辑信号转换为低压差分信号来降低功耗。

SerDes 是什么?SerDes 功能和特性概述

SerDes 是一个涉及两个独立电路块的过程:在其基本形式中,串行器将由多个同步数字信号(例如,由微处理器ASIC 输出)表示的数据转换为沿一根导体传输的逻辑电平的时间序列. 解串器将这种逻辑电平的时间序列转换回一组沿多条导体同时传输的信号。

除了这个基本功能之外,SerDes 实现还有各种细节和附加功能。

多个串行导体

并串转换不一定将多根导线压缩成只有一根导线。更一般地说,序列化的目标是显着减少导体的数量。

首先,单条串行通信线路通常需要两条物理导体,因为许多串行接口(例如RS-485USB)使用差分信号。此外,吞吐量和接口复杂性之间的最佳平衡可能需要多个串行通道。例如,在下面图 4 的框图中,TI 的 SN65LVDS95 LVDS串行器的数据表中,21 位并行数据被转换为三个独立的串行输出流。

33d09f3a-96ce-11ed-bfe3-dac502259ad0.jpg

图 4. 数据表中 SN65LVDS95 串行器的功能框图。

如果串行器以特定频率接收并行字,则它必须提高输出比特率以使输出字率与输入字率相匹配。由于串行传输比并行传输更适合高位频率,因此串行化不需要降低吞吐量。如上图所示,锁相环 (PLL)可用于根据并行到串行转换中实现的压缩因子来倍增输入时钟

与任何数字通信接口一样,SerDes 需要一些同步机制来确保接收器知道如何采样和解析传入的逻辑电平。某些系统(包括上图中描述的系统)会随数据一起发送时钟信号。

解串器也可以从传入的串行比特流中获得同步:PLL 可以锁定比特流并产生采样时钟。但是,如果输入信号的转换密度不足,PLL 将会漂移。例如,传感器信号可能在正电源轨处饱和,并被数字化和串行化为一长串逻辑高位。为防止与低转换密度相关的问题,您可以将 SerDes 系统与标准(例如 8b/10b)或自制编码方案相结合。

将并行数据作为串行数据传输可为您提供物理传输选项,否则这些选项将不可行。即使当您的所有信号都位于同一个 PCB 上并且一切都使用普通走线进行布线时,序列化也可以极大地促进电路板布局。如果您要在板与板、模块与模块或系统与系统之间移动数据,您可能更愿意使用同轴电缆或光纤链路。如果您有序列化数据,则可以从普通电线升级到同轴电缆或光纤。

SerDes 已成为数字电子产品不可或缺的一部分。使用并行传输无法类似地实现视频接口、电信互连和各种其他应用所需的极高数据速率。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 微控制器
    +关注

    关注

    48

    文章

    7487

    浏览量

    151045
  • pcb
    pcb
    +关注

    关注

    4317

    文章

    23004

    浏览量

    396248
  • 电磁干扰
    +关注

    关注

    36

    文章

    2285

    浏览量

    105312
  • 解串器
    +关注

    关注

    1

    文章

    104

    浏览量

    13225
  • SerDes
    +关注

    关注

    6

    文章

    197

    浏览量

    34852

原文标题:你真的懂Serdes吗?

文章出处:【微信号:芯长征科技,微信公众号:芯长征科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    GMII、SGMII和SerDes的差异总结

    GMII、SGMII和SerDes的区别和联系? GMII和SGMII区别,上一篇已经介绍了,这一篇重点介绍SGMII和SerDes区别。 GMII和SGMII SGMII接口 SGMII
    的头像 发表于 10-09 11:31 3.2w次阅读
    GMII、SGMII和<b class='flag-5'>SerDes</b>的差异总结

    SerDes的技术原理 SerDes的重要概念和技术概述

    SerDes是SERializer(串行器)/DESerializer(解串器)的简称,是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。
    的头像 发表于 11-14 09:32 1.5w次阅读
    <b class='flag-5'>SerDes</b>的技术原理 <b class='flag-5'>SerDes</b>的重要概念和技术<b class='flag-5'>概述</b>

    SERDES的作用 SerDes基础知识详解

    SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。
    的头像 发表于 01-04 09:04 4041次阅读
    <b class='flag-5'>SERDES</b>的作用 <b class='flag-5'>SerDes</b>基础知识详解

    请问6678中的srio的serdes和以太网的serdes是共用还是各自有自己的serdes?

    6678中的srio的serdes和以太网的serdes是共用还是各自有自己的serdes?
    发表于 08-02 06:11

    serdes和奴隶serdes,如果我使用主人,奴隶能使用吗

    大家好, 在一个I / O块中有一个主serdes和一个slave serdes。如果我使用主设备,奴隶不能使用,是不是?谢谢。最好的祝福。
    发表于 06-08 15:03

    什么是SerDes

    什么是SerDes
    发表于 06-24 07:52

    SerDes是怎么工作的

    FPGA发展到今天,SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA,从并行ADC接口到JESD204, 从RIO
    发表于 07-28 07:02

    怎样去更好地使用SerDes

    SerDes的基本结构是由哪些部分组成的?怎样去更好地使用SerDes
    发表于 09-22 06:25

    有关SerDes的基本知识汇总

    SERDES的作用有哪些?SerDes的主要构成可以分为哪几部分?
    发表于 10-18 09:25

    怎样去设计SerDes

    SerDes是怎么工作的?SerDes有传输时钟信号吗?
    发表于 10-18 08:53

    参考时钟对SERDES性能的影响

    我们知道,SERDES对参考时钟有严格的相位噪声性能要求。通常,SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点,以及性能数据,提出对参考时钟的相位噪声的具体要求。
    发表于 02-10 18:40 6253次阅读
    参考时钟对<b class='flag-5'>SERDES</b>性能的影响

    SERDES的优势 SERDES演变的看法

    SERDES的优势 引脚数量和通道优势 SERDES最明显的优势是具备更少的引脚数量和线缆/通道数量。对于早期的SERDES,这意味着数据可以通过同轴电缆或光纤发送。 对于现代的SERDES
    的头像 发表于 07-23 11:59 4289次阅读

    什么是SerDesSerDes的应用场景又是什么呢?

    首先我们要了解什么是SerDesSerDes的应用场景又是什么呢?SerDes又有哪些常见的种类?
    的头像 发表于 06-06 17:03 9652次阅读
    什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>的应用场景又是什么呢?

    SerDes是怎么设计的?(一)

    FPGA发展到今天,SerDes(Serializer-Deserializer)基本上是器件的标配了。从PCI发展到PCI-E,从ATA发展到SATA,从并行ADC接口到JESD204,从RIO到
    的头像 发表于 10-16 14:50 1419次阅读
    <b class='flag-5'>SerDes</b>是怎么设计的?(一)

    为什么我们需要SERDESSERDES的优点有哪些?

    尽管设计和验证很复杂,SERDES 已成为 SoC 模块不可或缺的一部分。随着 SERDES IP 模块现已推出,它有助于缓解任何成本、风险和上市时间问题。
    的头像 发表于 10-23 14:44 1478次阅读
    为什么我们需要<b class='flag-5'>SERDES</b>?<b class='flag-5'>SERDES</b>的优点有哪些?