HMC987LP5E 1:9扇出缓冲器设计用于低噪声时钟分配
HMC987LP5E 1:9扇出缓冲器设计用于低噪声时钟分配。该器件旨在生成上升/下降时间小于100 ps的相对方波输出。HMC987LP5E具有低偏斜和抖动输出以及快速上升/下降时间，从而可以控制混频器、ADC/DAC或SERDES器件等下游电路的低噪声开关功能。这些应用中，当时钟网络带宽足够宽并允许方波切换时，噪底尤为重要。HMC987LP5E的输出以2 GHz驱动，其噪底为-166 dBc/Hz，相当于0.6 asec/rtHz抖动密度，或8 GHz带宽内的50 fs。
输入级可单端或差分驱动，可采用多种信号格式（CML、LVDS、LVPECL或CMOS），以及交流或直流耦合。输入级同样具有可调输入阻抗。该器件集成带有可调摆幅/功率电平的8路LVPECL输出和1路CML输出，步进为3 dB。
各输出级可以通过硬件控制引脚或串行端口接口的控制使能或禁用，以便在不需要时节省电能。
应用
SONET、光纤通道、GigE时钟分配
ADC/DAC时钟分配
低偏斜和抖动时钟或数据扇出
无线/有线通信
电平转换
高性能仪器仪表
医疗成像
单端至差分转换
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
缓冲器
+关注
关注
6文章
1910浏览量
45419 -
时钟
+关注
关注
10文章
1712浏览量
131253 -
低噪声
+关注
关注
0文章
198浏览量
22805
原文标题：HMC987 3.3V低噪声1:9扇出缓冲器，DC - 8 GHz
文章出处：【微信号：兆亿微波，微信公众号：兆亿微波】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
CAB4A-DDR4寄存器32位1:2命令/地址/控制缓冲器和1:4差分时钟缓冲器数据表
电子发烧友网站提供《CAB4A-DDR4寄存器32位1:2命令/地址/控制缓冲器和1:4差分时钟缓冲器
发表于 08-23 11:18
•0次下载
LMKDB1120和LMKDB1108超低抖动PCIe第1代到第6代LP-HCSL时钟缓冲器数据表
电子发烧友网站提供《LMKDB1120和LMKDB1108超低抖动PCIe第1代到第6代LP-HCSL时钟缓冲器数据表.pdf》资料免费下载
发表于 08-20 10:51
•0次下载
具有通用输入和输出的CDCUN1208LP 400MHz低功耗2:8扇出缓冲器数据表
电子发烧友网站提供《具有通用输入和输出的CDCUN1208LP 400MHz低功耗2:8扇出缓冲器数据表.pdf》资料免费下载
发表于 08-20 09:18
•0次下载
SN65EL11 5v PECL/ECL 1:2扇出缓冲器数据表
电子发烧友网站提供《SN65EL11 5v PECL/ECL 1:2扇出缓冲器数据表.pdf》资料免费下载
发表于 07-10 11:22
•0次下载
SN65LVEL11 3.3V ECL 1:2扇出缓冲器数据表
电子发烧友网站提供《SN65LVEL11 3.3V ECL 1:2扇出缓冲器数据表.pdf》资料免费下载
发表于 07-08 11:52
•0次下载
SN65LVEP11 2.5 V/3.3V PECL/ECL 1:2扇出缓冲器数据表
电子发烧友网站提供《SN65LVEP11 2.5 V/3.3V PECL/ECL 1:2扇出缓冲器数据表.pdf》资料免费下载
发表于 07-08 11:37
•0次下载
rc缓冲器的原理和作用
RC缓冲器是一种利用电阻（R）和电容（C）组合来控制或改变电路中信号的电路。它的主要功能是对信号进行整形、延时、滤波或降低噪声等。RC缓冲器广泛应用于数字和模拟电路中，以改善电路的性能
矽力杰高性能20路PCIe时钟缓冲器
高性能20路PCIe时钟缓冲器新品推介SQ82100PCI-Express(PCIe)是一种高速串行计算机扩展总线标准，主要用于扩充计算机系统总线数据吞吐量以及提高设备通信速度。目前服务器
工商网监
评论