在Trion上驱动PLL走pllin管脚
之前在Trion上一直强调驱动PLL要走pllin管脚。但是如果在硬件设计之时没有注意而把PLL输入管脚放置在普通GPIO也不是完全没有办法。
（1）如果放在了GCLK上，Connection Type设置成GCLK，PLL的时钟源设置成Core；
（2）如果放在了普通GPIO上，那Connection Type只能设置成Normal，同样PLL的时钟源设置成Core；不过会有警告信息clock_rule_undefined_name:No clock source defined(xxx)
Trion验证
有警告信息clock_rule_undefined_name:No clock source defined(hdmi_pclk )但是不用管。照用不误。
在钛金上同样可以这样设置。
把DDR_REF_CLK设置为normal。
把PLL的参考修改成Core,并输入时钟名DDR_REF_CLK。
有警告信息clock_rule_undefined_name :No clock source defined(DDR_REF_CLK),但是不用管。照用不误。
方法二：通过clkmux驱动PLL
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
HDMI
+关注
关注
32文章
1524浏览量
150435 -
pll
+关注
关注
6文章
747浏览量
134697 -
GPIO
+关注
关注
16文章
1151浏览量
50863
原文标题：GPIO驱动PLL的
文章出处：【微信号：gh_ea2445df5d2a，微信公众号：FPGA及视频处理】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
信号在PCB走线中传输时延 (上）
绕线方式等有关。随着PCB走线信号速率越来越高，对时序要求较高的源同步信号的时序裕量越来越少，因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK，串扰，过孔,蛇形
发表于 10-21 09:54
求助， nidec pll 驱动电机
各位大神，我手头上有一个nidec的外转子无刷电机，是pll驱动的，但由于相关资料太少，目前不能很好的驱动。图片及管脚说明如图所示。我现在可以通过在
发表于 03-12 09:54
AD9957在使用内部pll后pdclk无输出
AD9957上电复位后，sync_clk和pdclk均有输出，但使用内部pll后sync_clk有输出而pdclk无输出。这个问题困扰了我好久，请专家给个解决方法。谢谢。附：参考时钟40MHz，内部
发表于 09-14 14:14
请问在射频走线上串联0欧姆的电阻不会对射频信号造成影响吗？
有个问题想请教一下，最近在进行PLL电路的设计，看到ADF4350的参考设计上最后的RF输出支路上有0欧姆的电阻存在，请问在射频走线上串联0欧姆的电阻不会对射频信号造成影响吗？
发表于 11-13 09:16
如何将PLL / BUFPLL保留在我的项目中
。 和我在我的解串器项目中重复了这种方法。一切都在行为模拟上运行良好，但后置放和路由模拟揭示了一个重大缺陷。问题在于：1）PLL和BUFPLL的GCLK引脚之间的路由长度的差异，以及2）BUFPLL
发表于 07-18 14:15
【工程源码】使PLL内部时钟通过专用引脚输出
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。在设计中，经常遇到需要将PLL的输出时钟通过FPGA的管脚输出到外部供外部器件使用，例如
发表于 02-20 14:41
在7系列FPGA中，MMCM和PLL之间是否有专用的CMT路由？
系列FPGA中，MMCM和PLL之间是否有专用的CMT路由？ 我做了两个实验。 在第一个实验中，我使用MMCM来驱动PLL，如下图所示。此方法有效，但MMCM和
发表于 08-21 09:16
是否可以通过软件在驱动程序中交换/更改PLL？
是否可以通过软件在驱动程序中交换/更改 PLL（IMX8MM_AUDIO_PLL1_OUT、IMX8MM_AUDIO_PLL2_OUT）？目
发表于 03-28 08:36
易灵思推Trion Titanium FPGA，采用 “Quantum™ 计算架构”
Trion Titanium FPGA 是基于16纳米工艺节点，并采用易灵思的 “Quantum™ 计算架构”。
发表于 07-20 17:01
•1174次阅读
基于T35F324的FPGA开发板图像采集显示系统方案
由于Trion的PLL是能输出3个时钟，因此将2个PLL都用上了，一个产生100MHz的系统时钟，48/168M的LVDS慢/快时钟，另一个PLL产生DDR的
发表于 12-12 12:00
•1209次阅读
工商网监
评论