0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

UCIe如何推动Multi-Die系统一路“狂飙”?

新思科技 来源:未知 2023-02-03 09:45 697次阅读

171f611c-a364-11ed-bfe3-dac502259ad0.gif

本文转载自《TechSugar》感谢TechSugar》对新思科技的关注

《道德经》里说“图难于其易,为大于其细。天下难事,必作于易;天下大事必作于细。”其实芯片也是这样,要做大,先做小,这里的从小做起不仅是指器件建模、RTL描述或IP实现,还包括以真正的“芯粒”组合来搭建大芯片。

在当前先进工艺开发的大型SoC中,根据主要功能划分出计算、存储、接口等不同模块,每个模块选择最合适的工艺制造完成后,再通过封装技术组合在一起,已经成为了一种常见选择。这种“硬核拼搭”的乐高积木式开发方法,可以有效化解集成度持续提高带来的风险,例如良率面积限制、开发成本过高等问题,因而逐渐成为行业发展的热点方向。

小芯片之间如何拼接,成为多晶片系统(Multi-Die System)设计方法学实现的关键。在多晶片系统出现的早期,由于技术新颖,都是各厂商自己摸索,采用自有技术实现不同小芯片之间的连接。但各家都是自研接口技术,不仅重复开发工作繁重,而且也难以真正发挥多晶片系统的效力,如果能够将芯粒的接口技术标准化,则不仅可以加速推广多晶片系统技术,减少重复开发工作量,也可以打破厂商界限,将不同供应商的芯粒组合在一起,从而进一步提高资源利用率和开发效率,最终围绕芯粒建立一个大型的生态系统。

正当其时的UCIe

近年来,已有不同的行业组织提出了适用于多晶片系统的芯粒间(Die-to-Die)互连技术规格,而通用芯粒互连标准UCIe(Universal Chiplet Interconnect Express)在2022年3月发布,作为较晚出现的技术标准,UCIe不仅获得了半导体生态链上各主要厂商的支持,也是到目前为止,技术规范定义最完整的一个标准。

17546e34-a364-11ed-bfe3-dac502259ad0.png

图片来源:新思科技

从UCIe联盟公布的白皮书来看,UCIe 1.0标准支持即插即用,在协议层支持PCIe或CXL等成熟技术,也支持用户自定义的流式传输,兼具普适性与灵活性;在协议上,UCIe定义了完整的芯粒间互连堆栈,确保了支持UCIe技术的芯粒相互之间的互操作性,这是实现多裸片系统的前提条件;虽然是为芯粒技术定制,但UCIe既支持封装内集成,也支持封装间互连,可用于数据中心等大型系统设备间的互连组装;对封装内互连,UCIe既支持成本优先的普通封装,也支持能效或性能优先的立体封装。总而言之,得到了半导体及应用领域各环节核心厂商支持的UCIe,具备了成为普适技术的基础。

176ec78e-a364-11ed-bfe3-dac502259ad0.png

不同封装UCIe参数

UCIe规范概述

UCIe是一个三层协议。物理层负责电信号、时钟、链路协商、边带等,芯粒适配器(Die-to-Die Adpater)层为提供链路状态管理和参数控制,它可选地通过循环冗余校验 (CRC) 和重试机制保证数据的可靠传输,UCIe接口通过这两层与标准互连协议层相连。

179e1ffc-a364-11ed-bfe3-dac502259ad0.png

其中,物理层是最底层,这一层是封装介质的电气接口。它包括电气模拟前端AFE、发射器、接收器以及边带信道,可实现两个裸片间的参数交换和协商。该层还具备逻辑PHY,可实现链路初始化、训练和校准算法,以及通道的测试和修复功能。

芯粒适配器层负责链路管理功能以及协议仲裁和协商。它包括基于循环冗余校验 CRC 和重试机制,以及可选的纠错功能。

协议层可支持对一个或多个 UCIe 支持协议的实现。这些协议基于流控单元(Flit),用户可根据需要选择PCIe/CXL协议,也可以根据应用自定义流式传输协议。优化的协议层可为用户提供更高的效率和更低的延迟。

能否统一封装内互连技术?

芯粒间接口技术标准化,既可以为众厂商提供技术发展路线图做参考,又可以让不同厂商生产的符合标准的芯粒自由组合,打破良率尺寸限制,建立起基于先进封装技术的SoC开发新生态。

在当前已有的协议中,UCIe在协议完整性、支持厂商等方面都具有优势,也具备进一步的发展空间,例如支持更高的数据速率和3D封装等,只不过由于UCIe技术相对较新,要成功推广,还需要产业链上核心厂商在IP、工具和制造等方面提供足够的支持。

例如,新思科技就已经推出了完整的UCIe设计解决方案,包括PHY、控制器和验证IP(VIP):

  • PHY:支持标准和高级封装选项,可采用先进的FinFET工艺,获得高带宽、低功耗和低延迟的裸片间连接。
  • 控制器IP:支持PCIe、CXL和其它广泛应用的协议,用于延迟优化的片上网络(NoC)间连接及流协议;例如与CXS接口和AXI接口的桥接。
  • VIP:支持全栈各层的待测设计(DUT);包括带有/不带有PCIe/CXL协议栈的测试平台接口、用于边带服务请求的应用编程接口(API),以及用于流量生成的API。协议检查和功能覆盖位于每个堆栈层和信令接口,实现了可扩展的架构和新思科技定义的互操作性测试套件。

新思科技的解决方案不仅带来了稳健、可靠的芯粒间连接,并具有可测试性功能,可用于已知良好的裸片,和用于纠错的CRC或奇偶校验。它将使芯片设计企业能够在芯粒间建立无缝互连,实现最低的延迟和最高的能效。

从UCIe的命名来看,UCIe联盟颇有将UCIe技术发展成PCIe或者USB的雄心,而历史经验表明,只要技术标准足够开放互利,再有成熟的产业链支撑,就有机会统一市场。

182096f8-a364-11ed-bfe3-dac502259ad0.jpg

182cebce-a364-11ed-bfe3-dac502259ad0.gif   


原文标题:UCIe如何推动Multi-Die系统一路“狂飙”?

文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    807

    浏览量

    50408

原文标题:UCIe如何推动Multi-Die系统一路“狂飙”?

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    TVP5158 4video in只用一路,剩下的三怎么处理?悬空还是怎样?

    如题,我如果只用1剩下的三怎么处理?悬空还是怎样?四我选任意一路作为IN,没有区别吧?我不需要推荐TVP5150 。谢谢。
    发表于 01-17 08:33

    利用Multi-Die设计的AI数据中心芯片对40G UCIe IP的需求

    ,我们估计需要6000到8000个A100 GPU历时长达个月才能完成训练任务。”不断提高的HPC和AI计算性能要求正在推动Multi-Die设计的部署,将多个异构或同构裸片集成到
    的头像 发表于 01-09 10:10 431次阅读
    利用<b class='flag-5'>Multi-Die</b>设计的AI数据中心芯片对40G <b class='flag-5'>UCIe</b> IP的需求

    安靠智电入选“一路”建设经典案例

    近日,江苏安靠智电股份有限公司(简称“安靠智电”)凭借其卓越的技术创新和海外市场拓展能力,成功入选由丝路规划研究中心精心编制的“一路”建设经典案例,成为民营电力装备企业中的唯代表。 此次入选
    的头像 发表于 01-07 14:58 201次阅读

    DAC7724为什么会坏一路而不是全部坏呢?

    请教下DAC7724芯片会什么会坏一路啊 而不是全部坏呢 很困扰这个芯片最近老发生此类问题
    发表于 12-30 06:17

    晟联科UCIe+SerDes方案塑造高性能计算(HPC)新未来

    Semiconductor Trade Statistics UCIe+SerDes对大算力芯片的价值 目前,基于UCIeMulti-Die Chiplet是实现More than Moore的重要手段,结合先进的2.5D和
    的头像 发表于 12-25 10:17 241次阅读
    晟联科<b class='flag-5'>UCIe</b>+SerDes方案塑造高性能计算(HPC)新未来

    DS90UB948软件能控制LVDS信号的幅度,为什么软件调控过后,只有一路的幅度能增大,另外一路没变化?

    DS90UB948软件能控制LVDS信号的幅度,但是为什么软件调控过后,只有一路的幅度能增大,另外一路没变化,求解释
    发表于 12-20 06:19

    新思科技Multi-Die系统如何满足现代计算需求

    的处理需求。为此,我们不断创新工程技术,Multi-Die系统也应运而生。这种在单封装中实现异构集成的技术突破,不仅带来了更优越的系统功耗和性能,还提高了产品良率,加速了更多
    的头像 发表于 12-19 10:34 231次阅读

    AIC3254使用一路mic输入不使用mono mixer时音量要低很多,为什么?怎么解决?

    两个mic输入,用mono mixer把两输入合成一路,再用split分开两输出。 这样输出的声音较之前使用一路mic输入不使用mono mixer时音量要低很多,这是为什么呢?
    发表于 11-05 06:22

    PCM1864EVM有8音频输入,可以同时得到这8的每一路信号吗?

    1)PCM1864EVM 有8音频输入,可以同时得到这8的每一路信号吗?如果不能最多能得到几路? 2)PCM1864EVM 的USB插到计算机上,设置为mode2模式 仅有2
    发表于 10-28 06:35

    运算放大器,芯片电阻电容之类的都样,一路能放大信号,另一路就不能,为什么?

    运算放大器,芯片电阻电容之类的都样,但是一路能放大信号,另一路就不能,这可能使什么原因
    发表于 09-23 07:08

    新思科技携手英特尔推出可量产Multi-Die芯片设计解决方案

    提供了统一的协同设计与分析解决方案,通过新思科技3DIC Compiler加速从芯片到系统的各个阶段的多裸晶芯片设计的探索和开发。此外,新思科技3DSO.ai与新思科技3DIC Compiler原生集成,实现了信号、电源和热
    的头像 发表于 07-16 09:42 625次阅读

    新思科技面向英特尔代工推出可量产的多裸晶芯片设计参考流程,加速芯片创新

    3DIC Compiler协同设计与分析解决方案结合新思科技IP,加速英特尔代工EMIB技术的异构集成 摘要: 新思科技人工智能(AI)驱动型多裸晶芯片(Multi-die)设计参考流程已扩展至
    发表于 07-09 13:42 819次阅读

    tc397的dtm模块输出组pwm,可否让其中一路直是高电平或低电平,另一路正常输出pwm呢?

    tc397的dtm模块输出组pwm,可否让其中一路直是高电平或低电平,另一路正常输出pwm
    发表于 07-05 06:43

    新思科技针对主要代工厂提供丰富多样的UCIe IP解决方案

    Multi-Die设计之所以成为可能,除了封装技术的进步之外,用于Die-to-Die连接的通用芯粒互连技术(UCIe)标准也是大关键。 通过混合搭配来自不同供应商,甚至基于不同代工
    的头像 发表于 07-03 15:16 1042次阅读

    一路RS485信号转LoRa和4G输出方案

    本文旨在提出种简单可靠的“一路RS485信号转一路LoRa和一路4G信号输出解决方案”,实现将个RS485输出信号转发到两个不同的设备或
    的头像 发表于 05-09 14:52 934次阅读
    <b class='flag-5'>一路</b>RS485信号转LoRa和4G输出方案