0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

eSPI通讯总线的应用优势

uzgd_chipsea 来源:芯海科技 2023-02-15 09:05 次阅读

eSPI总线是Intel在2016年推出的一种通讯总线,用于x86 CPU平台和外设之间的通讯。支持eSPI接口的从设备,包括但不仅限于:

Embedded Controller(EC)

Baseboard Management Controller(BMC)

SuperI/O(SIO)

Port-80 Debug Card

eSPI总线的推出是为了替代LPC总线。《EC芯片专用总线》中对比了LPC总线和eSPI总线之间的差异。相较于LPC总线,eSPI总线节省物理引脚、功耗低、速度快、协议可扩展、支持一主多从,全面碾压 LPC 总线。

5ca6da44-ac6f-11ed-bfe3-dac502259ad0.png

eSPI逻辑上设计了 Peripheral、Virtual Wire、OOB、Flash等4个数据通道。

eSPI协议规定Slave端有5组寄存器,以描述eSPI SLave的通用配置和4个逻辑通道的配置。

5cb4e170-ac6f-11ed-bfe3-dac502259ad0.png    

01

Peripheral Channel

Peripheral Channel(逻辑外设通道)是为了兼容LPC总线通讯而设计,支持I/O、Memory访问。

为 KBC、ECI、UART、ShareMemory等Super-I/O 逻辑外设提供了访问基础。

Offset 10h: Channel 0 Capabilities and Configurations Register 通道 0 功能描述和配置寄存器。

写 offset 10h 寄存器,使能Peripheral Channel。

5cccf8e6-ac6f-11ed-bfe3-dac502259ad0.png    

02

VirtualWire Channel

VirtualWire Channel(逻辑虚拟线通道)是为了取消x86平台的一些功能引脚,采用数据包的方式在Master和Slave直接传递引脚状态。

例如,SCI、SLP_S3/S4、PLTRST#、SERIRQ 等信号

Offset 20h: Channel 1 Capabilities and ConfigurationsRegister 通道 1 功能描述和配置寄存器。

写 offset 20h 寄存器,使能Virtual Wire Channel。

5cd6b4ee-ac6f-11ed-bfe3-dac502259ad0.png

03

OOB Channell

OOB Channel(逻辑带外通道)定义了一个通用的数据包格式。用于Master和Slave之间传递大宗数据。

5cdf523e-ac6f-11ed-bfe3-dac502259ad0.png

在上述 Data 区域,按需设计不同编码的数据包,即可完成所需的功能。

SMBus over eSPI,将SMBus数据包在eSPI总线上传输。

MCTP over eSPI,将 MCTP 数据包在eSPI总线上传输。

PECI over eSPI,将 PECI 数据包在eSPI总线上传输。

Intel CrashLog over eSPI,利用eSPI总线抓取CPU、PCH异常log OOB 通道是eSPI 总线上最灵活的数据传输通道,未来还可以根据实际需要,开发出不同的功能。

Offset 30h: Channel 2 Capabilities and ConfigurationsRegister 通道 2 功能描述和配置寄存器。

写 offset 30h 寄存器,使能OOB Message Channel。

5cf0307c-ac6f-11ed-bfe3-dac502259ad0.png    

04

Flash Channel

Flash Channel(逻辑存储通道)解决的是 eSPI-Master 和 eSPI-Slave 之间 SPI Flash 共享的问题,以减少设计 BOM。

以往,EC、BMC 等设备都需要一个 SPI Flash 存储固件,CPU 也需要一个 SPI Flash 存储 BIOS

如果 EC 和 CPU 可以共享一个 SPI Flash,即可节省资源。

Master Attached Flash(MAF),SPI Flash 接 PCH,EC启动时透过 eSPI总线的 Flash通道,读取固件执行。

5cf9d1cc-ac6f-11ed-bfe3-dac502259ad0.png  

Slave Attached Flash(SAF),SPI Flash 接 EC,PCH 启动时透过 eSPI总线的 Flash通道,读取ME、BIOS 等固件。

5d05f29a-ac6f-11ed-bfe3-dac502259ad0.png

Offset 40h: Channel 3 Capabilities and Configurations Register 通道 3 功能描述和配置寄存器。

写 offset 40h 寄存器,使能Flash Access Channel。

5d160220-ac6f-11ed-bfe3-dac502259ad0.png

芯海EC的发展

芯海科技CSC2E101支持LPC/eSPI双总线,是一款高集成、高安全、低功耗、易开发的嵌入式控制器(Embedded Controller),产品性能指标达到国际领先水平。

5d216188-ac6f-11ed-bfe3-dac502259ad0.png  

CSC2E101的APROM最大448KBye,为 EC应用设计提供了广阔的空间。应用设计上,CSC2E101完成了OOB 通道的SMBus、MCTP、PECI、CrashLog等数据包通讯验证,为客户二次开发提供了简便的接口。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • LPC
    LPC
    +关注

    关注

    8

    文章

    136

    浏览量

    77570
  • 寄存器
    +关注

    关注

    31

    文章

    5281

    浏览量

    119746
  • FlaSh
    +关注

    关注

    10

    文章

    1613

    浏览量

    147627
  • OOB
    OOB
    +关注

    关注

    0

    文章

    6

    浏览量

    3923

原文标题:浅谈发展中的eSPI总线应用优势

文章出处:【微信号:chipsea,微信公众号:芯海科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    eSPI协议抓包分析

    eSPI 协议在物理层是遵循 SPI 通讯规范的,但是协议层有差异,因此不能使用 SPI 协议去解析(没有 eSPI 协议分析仪的情况下,可以使用 SPI 协议分析仪去做单独 Byte 的初步解析,接下来就人肉解析
    的头像 发表于 11-18 15:29 2895次阅读
    <b class='flag-5'>eSPI</b>协议抓包分析

    eSPI启动流程详解

    对于 Intel 平台,自 ICL Lake 开始,就不再支持 LPC,仅支持 eSPI
    的头像 发表于 11-18 15:31 5946次阅读
    <b class='flag-5'>eSPI</b>启动流程详解

    常见eSPI通讯数据包的分析

    eSPI 通讯一般来说无需特别关注,因为通讯都是 PCH(eSPI_Master)和 EC(eSPI_Slave)硬件完成的,软件不参与。
    的头像 发表于 11-18 15:35 2239次阅读
    常见<b class='flag-5'>eSPI</b><b class='flag-5'>通讯</b>数据包的分析

    回收罗德施瓦茨ESPI3进口接收机ESPI3

    `回收罗德施瓦茨ESPI3进口接收机ESPI3东莞市佰福达仪器有限公司联系人:谭先生 手机:***威信:sj15573551422在线QQ:465137525地址:东莞市塘厦镇清塘北街16号
    发表于 09-29 09:57

    ESPI3 回收ESPI3 EMI测试接收机

    高价收购ROHDE&SCHWARZ ESPI3 回收ESPI3 EMI测试接收机ROHDE&SCHWARZ ESPI3回收东莞市保发通用仪器有限公司联系人:熊先生***(微信同号
    发表于 08-28 14:01

    SPI与eSPI分别是什么意思

    SPI是什么意思?SPI通信协议是由哪些部分组成的?eSPI是什么意思?eSPI BUS与Chipset是怎样进行连接的?
    发表于 09-23 08:04

    R&S|二手ESPI3测试接收机回收、二手ESPI3

    高的测量速率测量通信或广播网络的覆盖场强。二手ESPI3特点与优势符合标准的 PRF 干扰测量 ≥ 10 Hz接收器模式下的总测量不确定度 1.5 dB (≤ 3 GHz)1 dB 压缩 0 dBm
    发表于 01-07 11:25

    关于FPGA连接多路ESPI的问题

    最近做了一个传感器的设计,传感器输出信号,通过ADC采样,以ESPI的形式传输到FPGA,但是FPGA中没有SPI的引脚定义(SCK、CS、SDO、SDI),我是否可以将ADC输出的ESPI信号输入到FPGA的IO口,从软件中定义,这样会不会对信号造成影响。
    发表于 04-15 16:03

    Microchip推出业界首款商用eSPI至LPC桥接器

    随着工业计算行业从低引脚数(LPC)接口技术向增强型串行外设接口(eSPI总线技术转型,在应用新标准时,现有设备的更新将会产生大量开发成本。
    的头像 发表于 05-30 14:18 4351次阅读

    tft_espi和nodemcu连接

    1、 下载tft_espi库https://github.com/Bodmer/TFT_eSPI2、 解压后导入arduino根目录下的libraries中3、 打开User_Setup.h这个文件
    发表于 10-25 19:51 9次下载
    tft_<b class='flag-5'>espi</b>和nodemcu连接

    主流的通讯总线LPC 和 eSPI介绍

    EC 能够作为一颗专用 MCU,应用在笔记本电脑主板设计中。因为 它是一颗携带 eSPI/LPC 外设的专用 MCU。EC 主要的任务就是协助 CPU ,管理一些低速输入设备,采集电池参数、控制主板温度。EC采集到的低速外设信息,就会通过eSPI/LPC传递给CPU。
    发表于 12-20 10:59 1.6w次阅读

    浅谈发展中的eSPI总线应用优势

    eSPI总线是Intel在2016年推出的一种通讯总线,用于x86CPU平台和外设之间的通讯。支持eSP
    的头像 发表于 02-22 14:08 1431次阅读
    浅谈发展中的<b class='flag-5'>eSPI</b><b class='flag-5'>总线</b>应用<b class='flag-5'>优势</b>

    eSPI接口通道功能解析

    eSPI 接口是用于取代 LPC 接口的,因此它全面兼容 LPC 总线的功能。电气规范上,eSPI 复用了 SPI ,因此通讯频率最高提升到 66MHz。电压降到 1.8V,进一步降低
    的头像 发表于 11-18 15:33 5321次阅读
    <b class='flag-5'>eSPI</b>接口通道功能解析

    eSPI总线:Intel引领的通讯革新,赋能嵌入式控制器EC新发展

    随着科技的飞速发展,通讯协议也在不断革新。2016年,Intel推出了eSPI总线,作为一种创新的通讯协议,它正在逐步重塑x86CPU平台与外设之间的
    的头像 发表于 08-20 17:49 360次阅读
    <b class='flag-5'>eSPI</b><b class='flag-5'>总线</b>:Intel引领的<b class='flag-5'>通讯</b>革新,赋能嵌入式控制器EC新发展