高速ADC电源域

Umesh Jayamohan

当今的射频模数转换器（RF ADC）在采样速率和可用带宽方面取得了长足的进步。它们还包含更多的数字处理，并且在电源方面增加了复杂性。话虽如此，为什么当今的RF ADC中有这么多不同的电源轨和域？

要了解电源域和电源的激增，我们需要沿着ADC的历史轨迹走一趟。在ADC只是ADC的时代，采样速度较慢（10MHz），数字内容量很小甚至不存在。电路的数字部分主要涉及弄清楚如何将位传输到数字接收逻辑——专用集成电路（ASIC）或现场可编程门阵列（FPGA）。用于制造这些电路的工艺节点是更高的几何形状，大约 180 nm 或更大。您可以从单个电压轨（1.8 V）和两个不同的域（分别用于模拟和数字域的AVDD和DVDD）中获得足够的性能。

随着硅加工技术的改进，晶体管的几何形状减小，这意味着每毫米可以封装更多的晶体管（换句话说，功能）2.但是，预计ADC仍有望实现与上一代ADC相同（或更好）的性能。现在，ADC的设计采用了多方面的方法，其中：

必须提高采样速度和模拟带宽

性能必须与上一代相同或更好

有更多的片上数字处理来辅助数字接收逻辑

让我们进一步讨论这些特性中的每一个，以及它们如何对硅设计构成挑战。

对速度的需求

在CMOS技术中，最流行的更快（带宽）的方法是更小（晶体管几何形状）。使用几何形状更精细的CMOS晶体管可以减少寄生效应，这有助于提高晶体管的速度。更快的晶体管意味着更宽的带宽。数字电路中的功率与开关速度有直接关系，但与电源电压呈平方关系。这由下面的等式显示：

哪里：

P为功耗

C劳工处是负载电容

V 为电源电压

f西 南部是开关频率

采用更精细的几何形状使电路设计人员能够实现更快的电路，同时保持与上一代产品相同的每MHz每个晶体管的功率。以AD9680和AD9695为例，它们分别采用65 nm和28 nm CMOS技术设计。在1.25 GSPS和1.3 GSPS时，AD9680和AD9695的燃烧功率分别为3.7 W和1.6 W。这表明，对于相同的架构，无论给予还是接受，相同的电路在28 nm工艺上消耗的功率约为65 nm工艺的一半。由此推论，您可以在 28 nm 工艺上以两倍的速度运行相同的电路，就像在 65 nm 下运行相同的功率一样。AD9208很好地说明了这一点。

净空就是一切

虽然对更宽带宽采样的需求使得有必要转向更精细的几何结构，但对数据转换器性能（如噪声和线性度）的期望仍然存在。这对模拟设计提出了独特的挑战。采用更小的几何形状的意外副作用是电源电压的降低。这大大降低了开发模拟电路所需的裕量，这些电路需要在高采样速率下工作并保持相同的噪声/线性度性能。为了规避这一限制，电路设计有不同的电压轨，以提供所需的噪声和线性度性能。例如，在AD9208中，0.975 V电源为需要快速开关的电路供电。这包括比较器和其他相关电路，以及数字和驱动器输出。1.9 V电源为基准电压源和其他偏置电路供电。2.5 V电源为输入缓冲器供电，这需要高裕量才能在高模拟频率下工作。缓冲器不必采用2.5 V电源;它也可以在1.9 V电压下工作。电压轨的降低将导致线性度性能下降。对于数字电路，不需要动态余量，因为最重要的参数是速度。因此，数字电路通常以最低电源电压运行，以利用CMOS开关速度和功耗。这在新一代ADC中很明显，其中最低电压轨低至0.975 V.下表1显示了各代ADC的一些常见ADC。

产品	采样率 （兆字节）	工艺节点（纳米）	电压轨 （V）	域
AD9467	250	180	1.8, 3.3	AVDD1， AVDD2， AVDD3， DRVDD
AD9625	2500	65	1.3, 2.5	AVDD1， AVDD2， DRVDD1， DRVDD2， DVDD1， DVDD2， DVDDIO， SPI_VDDIO
AD9208	3000	28	0.975, 1.9, 2.5	AVDD1， AVDD2， AVDD3， AVDD1_SR， DVDD， DRVDD1， DRVDD2， SPIVDD

隔离是关键

随着向深亚微米技术和高速开关电路的转变，功能的集成水平也得到了提高。以AD9467和AD9208为例。AD9467采用180 nm BiCMOS工艺，而AD9208采用28 nm CMOS工艺。当然，AD9467的噪声密度约为–157 dBFS/Hz，而AD9208的噪声密度约为–152 dBFS/Hz。但是，如果要做一个简单的数据手册练习，将总功耗（每通道）除以分辨率和采样速率，则可以看到AD9467的功耗约为330 μW/位/MSPS，而AD9208仅消耗40 μW/位/MSPS。与AD9467相比，AD9208具有更高的采样速率（3 GSPS与250 MSPS）、更高的输入带宽（9 GHz对0.9 GHz），以及更多的数字功能。AD9208完成所有这些工作，功耗约为1/8千每比特的功率，每个MSPS。每比特功耗、每MSPS功耗不是行业标准指标，在本例中用于指出在ADC设计中使用较小几何尺寸工艺的优势。当您的超快电路在非常接近的地方运行时，各个模块之间总是存在耦合或颤振的风险。为了改善隔离，设计人员必须考虑各种耦合机制。最明显的机制是通过共享电源域。如果域尽可能远离电路，则可以最大限度地降低数字电路与共享相同电压轨（AD0中为975.9208 V）的模拟对应电路抖动的可能性。在硅中，电源已经分开，接地也是如此。该封装旨在始终延续这种隔离的电源域处理。这导致封装显示电源域和电源轨激增，如表2所示，以AD9208为例。

电压域	电压轨 （V）	描述
AVDD1	0.975	模拟电源
AVDD1_SR	0.975	用于 SYSREF 的模拟电源
AVDD2	1.9	模拟电源
AVDD3	2.5	模拟电源
DVDD	0.975	数字电源
DRVDD1	0.975	数字驱动器电源
DRVDD2	1.9	数字驱动器电源
SPIVDD	1.9	用于 SPI 的数字电源
AGND	—	AVDD1、AVDD1_SR、AVDD2 和 AVDD3 的模拟接地回路
AGND1	—	时钟域的接地参考
AGND2	—	SYSREF的接地参考±
AGND3	—	隔离接地;片上模拟域和数字域之间的屏障
DGND	—	用于 DVDD 和 SPIVDD 的数字接地回路
DRGND	—	用于 DRVDD1 和 DRVDD2 的数字驱动器接地回路

AD9208各种域的引脚排列图如图1所示。

图1.AD9208引脚配置（俯视图）。

这可能会让系统设计人员感到相当惊愕。乍一看，数据手册给人的印象是，需要单独处理这些域以优化系统性能。

难道看不到尽头吗？

情况并不像看起来那么可怕。数据手册的目的只是提醒人们注意各种敏感域，以便系统设计人员能够关注PDN（供电网络）设计并对其进行适当分区。共享同一电源轨的大多数电源域和接地域都可以组合，从而简化PDN。这导致简化的BOM（物料清单）和布局。根据设计限制，图9208和图2显示了两种设计AD3PDN的方法。

图2.显示DC-DC转换器和LDO的PDNAD9208

图3.AD9208 PDN显示了为所有域供电的DC-DC转换器。

通过充分的滤波和布局分离，可以对各种域进行布局，从而最大限度地提高ADC的性能，同时降低BOM和PDN的复杂性。对各种接地域的开尔文连接方法也将改善隔离。从网表的角度来看，仍然只有一个GND网络。该板可以分区到不同的接地域，以提供足够的隔离。AD9208-3000EBZ是AD9208的评估板，对各种接地进行分区，以便在第9层建立开尔文连接。AD9208-3000EBZ是一个10层PCB（印刷电路板），显示了各种GND连接，其横截面如图4所示。

图4.AD9208—AD3000下的9208 EBZ PCB横截面。

所以，这不是世界末日，不是吗？

绝对不行。AD9208的数据手册显示了所有这些域，并不意味着它们必须在系统板上全部分开。了解系统性能目标和ADC目标性能将大大有助于优化ADC的PDN。在电路板上使用智能分区以减少不必要的接地环路是将各种域之间的串扰降至最低的关键。在适用的情况下共享电源域，但请记住隔离要求将简化 PDN 和 BOM。

审核编辑：郭婷