0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe 6.0接口新架构下,如何确保数据安全?

新思科技 来源:未知 2023-02-20 21:40 次阅读

7d10991a-b123-11ed-bfe3-dac502259ad0.gif

电子数据管理刚出现的时候,数据还是相对比较安全的。但如今,数据世界已经发生了变化,现在的数据环境互联且相互依赖,比以前复杂多了。以前从没想过的安全漏洞现在层出不穷,所以软硬件保护必须两手都要抓。

现在越来越多的开发者选择把作业放到超大规模数据中心的服务器上来运行。但部署大量服务器的超大规模数据中心也存在一定的风险,并不能完全保障数据的安全。首先数据中心上会有大量客户的作业,他们各自使用不同的设备,数据中心会根据每位客户的业务量来分配特定数量的内存和处理器内核,以供客户完成所需的作业和任务。

其次,这些运作并不由开发者们本人直接控制,所以不能确定数据中心内是否会有人使用示波器和逻辑分析仪来探测大家所用服务器的内部信号,也无法得知是否有人窥探客户的硬件和虚拟机。

因此,虚拟服务器内部需要硬件加密,即利用安全加密密钥交换来在虚拟机和硬件之间进行通信。这样一来,任何第三方便都无法访问加密设备了,即便是拥有、管理和日常运行数据中心的第三方也无法访问。

TEE设备接口安全协议(TDISP)是一种用于保护I/O虚拟化的新框架和架构,它通过工程变更通知(ECN)引入最新的PCI Express(PCIe)6.0规范当中。虽然PCIe 6.0规范引入了新的64GT/s信号传输速度,但TDISP可以在任何速度下使用。无论数据中心建在哪里,也不管谁可以访问其中的服务器,该标准化接口框架都定义了如何保护虚拟主机和设备之间的互连。

网络攻击目标

从软件拓展到硬件

网络攻击目标现在已经不再局限于软件,硬件现在也容易出现安全漏洞。要对此进行防范,关键在于:每台设备都需要执行功能并进行加密,以便与数据中心中的虚拟机交换密钥。但这个过程其实相当复杂。

比如说,A公司是家CPU供应商,而数据中心的虚拟机硬件已经与该CPU兼容。这种情况下虚拟机已经知道该CPU的硬件加密了,因此无需安全接口框架,但如果使用的是共享虚拟服务器,插接的设备可能来自A公司、B公司、C公司……在这种情况下就需要让软件了解每种设备,才能确保正确加密。

过去如果想要确保正确加密,就必须以专有的方式进行,而企业通常在这方面做得都不太好。那么问题来了,如何让保护接口防范攻击的能力实现标准化,而又不必为每种设备构建独特的接口呢?

借助TDISP实现

安全的密钥交换

TDISP的主要作用是密钥管理。它就像一个控制面板,能够打开和关闭加密,这样就可以在接下来1小时、10分钟或任何其他时间段刷新密钥。TDISP框架使得该过程实现标准化,并能够管理整个密钥交换,开发者无需为每种不同的设备构建独特的接口。

在硬件方面,当连接完成并安全建立链路后,如果发现存在TDISP之外的寄存器操作,开发者便可以确定连接已经不再安全了。通过TDISP,开发者可以检测企图拦截通信的行为,从而向软件发送信号,让它知道出现了问题,以便在出现安全漏洞之前修复链路。

TDISP是一种先进的框架,可以作为整体安全战略的一部分,通过将IO互连安全方案实现标准化来防范攻击,降低风险。

业界首个支持TDISP

控制器和IDE模块

新思科技一直在安全相关领域保持领先,现已推出了首个支持TDISP的控制器与可靠性和数据加密(IDE)安全IP模块,该模块适用于PCIe和CXO.io。它包含在设备上实现TDISP所需的所有硬件挂钩和构建模块,是完整的PCIe安全解决方案的一部分。

PCIe TDISP(也适用于CXO.io)包括以下功能:

  • PCIe控制器与IDE功能以及其他寄存器

  • T位数据包支持(TX和RX)

  • 针对入站请求和完成情况的规则检查

  • 针对TEE限流附加检查

  • 让设备安全管理器(DSM)能够跟踪TEE-Device-Interface-owned(TDI-owned)配置更改的接口

  • TDISP特定的错误状况更新

  • 以避免配置寄存器更新的信号锁定

7d2c5de4-b123-11ed-bfe3-dac502259ad0.png

TDISP 全面支持将虚拟功能中的可信分配与可信虚拟机 (TVM) 的互相交互

新思科技的IP解决方案可以帮助开发者实现此框架来抵御攻击和降低相关风险。

扫描下方二维码,进一步了解TDISP框架如何帮助保护数据。

PCI Express 6.0的IDE安全IP模块

7d8499dc-b123-11ed-bfe3-dac502259ad0.png

PCIe Express 6.0的控制器IP

7d99d5ae-b123-11ed-bfe3-dac502259ad0.png

800bad80-b123-11ed-bfe3-dac502259ad0.gif   


原文标题:PCIe 6.0接口新架构下,如何确保数据安全?

文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    798

    浏览量

    50343

原文标题:PCIe 6.0接口新架构下,如何确保数据安全?

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    pcie 4.0与pcie 5.0的区别

    随着数据传输需求的日益增长,计算机硬件接口也在不断进化。PCIe(Peripheral Component Interconnect Express)作为连接计算机内部组件的高速串行总线标准,已经
    的头像 发表于 11-13 10:35 3158次阅读

    pcie设备驱动程序安装步骤

    设备能够正常工作的重要步骤。 1. 准备工作 在开始安装PCIe设备驱动程序之前,需要做一些准备工作: 确认设备兼容性 :确保你的PCIe设备与你的操作系统兼容。 备份数据 :在安装任
    的头像 发表于 11-13 10:32 809次阅读

    pcie接口类型及其应用

    随着计算机技术的飞速发展,数据传输速度和处理能力的需求也在不断提高。PCIe(Peripheral Component Interconnect Express)作为一种高效的数据传输接口
    的头像 发表于 11-13 10:22 888次阅读

    PCIe的最新发展趋势

    1. PCIe 5.0和6.0的推出 PCIe 5.0和6.0是最新的PCIe标准,它们提供了更高的数据
    的头像 发表于 11-06 09:35 684次阅读

    PCIe接口的工作原理 PCIe与PCI的区别

    使用高速串行通信。这意味着数据在单条通道上以高速度传输,而不是在多条并行通道上。 点对点连接 :PCIe设备之间是点对点连接,这意味着每个设备都有自己的专用通道,从而减少了数据传输的延迟和冲突。 通道和通道宽度 :
    的头像 发表于 11-06 09:19 1440次阅读

    PCIE数据链路层架构解析

    PCIe数据链路层在事务层和物理层之间,用来负责链路管理,其主要功能是保证来自事务层的TLP在PCIe链路中的正确传输,为此数据链路层定义了一系列的DLLP报文,
    的头像 发表于 11-05 17:06 365次阅读
    <b class='flag-5'>PCIE</b><b class='flag-5'>数据</b>链路层<b class='flag-5'>架构</b>解析

    家用电脑的PCIe接口如何设计PCB?

    的问题,增强了系统的稳定性和可靠性。 4、端到端的安全传输 确保从源头到目的地的数据完整性不受损害,这对于需要高度精确度的应用场景非常有价值。 5、即插即用兼容性 允许用户在不关闭系统的情况
    发表于 11-05 14:25

    pcie4.0和pcie3.0接口兼容吗

    PCIe 4.0和PCIe 3.0接口在多个方面实现了兼容性,PCIe 4.0和PCIe 3.0接口
    的头像 发表于 07-10 10:12 7217次阅读

    如何简化PCIe 6.0交换机的设计

    由于全球数据流量呈指数级增长,PCIe 6.0 交换机的市场需求也出现了激增。PCIe 6.0 交换机在高性能计算(HPC)系统(尤其是
    的头像 发表于 07-05 09:45 568次阅读
    如何简化<b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>交换机的设计

    FPGA的PCIE接口应用需要注意哪些问题

    FPGA上的PCIe接口应用是一个复杂的任务,需要考虑多个方面的问题以确保系统的稳定性和性能。以下是在FPGA的PCIe接口应用中需要注意的
    发表于 05-27 16:17

    PCIe 7.0规范何时最终确定?

    PCIe 7.0 规范的目标是将 PCIe 6.0 规范(64 GT/s)的数据速率提高一倍,达到 128 GT/s。
    的头像 发表于 04-08 09:34 882次阅读

    下一代PCIe5.0 /6.0技术热潮趋势与测试挑战

    迫切。 一、PCIe 5.0 /6.0技术升级 1)信号速率方面 从PCIe 3.0、4.0、5.0 到 6.0数据速率翻倍递增,
    的头像 发表于 03-06 10:35 1060次阅读
    下一代<b class='flag-5'>PCIe</b>5.0 /<b class='flag-5'>6.0</b>技术热潮趋势与测试挑战

    PCIe 6.0元年,AI与HPC迎来新速度

    电子发烧友网报道(文/周凯扬)2022年1月,PCI-SIG发布了PCIe 6.0规范,正式拉开了接口带宽大幅升级的序幕。然而,在规范公布的两年时间里,也已经更新了6.0.1和6.1版本,PC
    的头像 发表于 01-31 09:02 2811次阅读

    【正运动】高速高精,超高实时性的PCIe EtherCAT实时运动控制卡 | PCIE464

    程序,可确保Windows系统在蓝屏的情况,控制卡程序按照预设的方案自动安全停机,设备运行不会出现不可控动作,实现更安全的生产制造。 12、知识产权保护
    发表于 01-24 09:48

    为什么PCIe向前迈出了一大步?

    硅 IP 提供商和合约芯片设计商 Alphawave 本月与测试和验证设备制造商是德科技合作,展示了其 PCIe 6.0 控制器和物理接口与是德科技测试设备的互操作性
    的头像 发表于 01-02 13:39 474次阅读
    为什么<b class='flag-5'>PCIe</b>向前迈出了一大步?