搜索历史

清空
搜索热词
      0
      • 聊天消息
      • 系统消息
      • 评论与回复
      查看更多
      查看更多
      查看更多
      VIP于 到期 续费
      登录后你可以
      • 下载海量资料
      • 学习在线课程
      • 观看技术视频
      • 写文章/发帖/加入社区
      会员中心
      创作中心
      发布
      创作活动

      完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>

      3天内不再提示

      合理高效地使用状态机是数字电路中的重要技能

      OpenFPGA • 来源：OpenFPGA • 2023-02-22 09:17 • 次阅读

      1题目说明

      在许多（较旧的）串行通信协议中，每个数据字节都与一个起始位和一个停止位一起发送，以帮助接收器从位流中分隔字节。一种常见的方案是使用一个起始位 (0)、8 个数据位和 1 个停止位 (1)。当没有传输任何内容（空闲）时，该线路也处于逻辑 1。

      设计一个有限状态机，当给定比特流时，该机器将识别何时正确接收了字节。它需要识别起始位，等待所有 8 个数据位，然后验证停止位是否正确。如果停止位没有按预期出现，则 FSM 必须等到它找到停止位，然后才能尝试接收下一个字节。

      一些时序图

      无错误：

      63413946-b249-11ed-bfe3-dac502259ad0.png

      未找到停止位。第一个字节被丢弃：

      636dd820-b249-11ed-bfe3-dac502259ad0.png

      模块端口声明

      moduletop_module(
inputclk,
inputin,
inputreset,//Synchronousreset
outputdone
);

      2题目解析

      串口接收问题，题目没给状态图，需要自己绘制：

      638b53f0-b249-11ed-bfe3-dac502259ad0.png

      moduletop_module(
inputlogicclk,
inputlogicin,
inputlogicreset,//Synchronousreset
outputlogicdone
);

//definestate
typedefenumlogic[3:0]{idle=4'd0,start=4'd1,
receive_1=4'd2,receive_2=4'd3,
receive_3=4'd4,receive_4=4'd5,
receive_5=4'd6,receive_6=4'd7,
receive_7=4'd8,receive_8=4'd9,
stop=4'd10,waite=4'd11
}state_def;

state_defcur_state,next_state;

varlogic[3:0]state_cout;
//describestatetransitionlogicusecombinationallogic

always_combbegin
case(cur_state)
idle:begin
if(!in)begin
next_state=start;
end
elsebegin
next_state=idle;
end
end

start:begin
next_state=receive_1;
end

receive_1:begin
next_state=receive_2;
end

receive_2:begin
next_state=receive_3;
end

receive_3:begin
next_state=receive_4;
end

receive_4:begin
next_state=receive_5;
end

receive_5:begin
next_state=receive_6;
end

receive_6:begin
next_state=receive_7;
end

receive_7:begin
next_state=receive_8;
end

receive_8:begin
if(!in)begin
next_state=waite;
end
elsebegin
next_state=stop;
end
end

stop:begin
if(!in)begin
next_state=start;
end
elsebegin
next_state=idle;
end
end

waite:begin
if(!in)begin
next_state=waite;
end
elsebegin
next_state=idle;
end
end
default:begin
next_state=idle;
end
endcase
end

//descibestatesequencerusesequentiallogic

always_ff@(posedgeclk)begin
if(reset)begin
cur_state<= idle ;
    end    
    else begin
        cur_state <= next_state ;
    end
end


//describe output decoder use combinational logic

assign done = (cur_state == stop) ; 

endmodule
      63ba56fa-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      63e6a070-b249-11ed-bfe3-dac502259ad0.png

      注意图中无波形。

      这一题就结束了。

      Part3Problem 135-Fsm_serialdata

      3题目说明

      上一题用一个有限状态机可以识别串行比特流中的字节何时被正确接收，添加一个数据路径将输出正确接收的数据字节。out_byte在done为1时需要有效，否则不关心。

      请注意，串行协议首先发送最低有效位。

      一些时序图

      无错误：

      64350d6e-b249-11ed-bfe3-dac502259ad0.png

      模块端口声明

      moduletop_module(
inputclk,
inputin,
inputreset,//Synchronousreset
output[7:0]out_byte,
outputdone
);

      4题目解析

      状态机与上题一致。

      moduletop_module(
inputlogicclk,
inputlogicin,
inputlogicreset,//Synchronousreset
output[7:0]out_byte,
outputlogicdone
);

//definestate
typedefenumlogic[3:0]{idle=4'd0,start=4'd1,
receive_1=4'd2,receive_2=4'd3,
receive_3=4'd4,receive_4=4'd5,
receive_5=4'd6,receive_6=4'd7,
receive_7=4'd8,receive_8=4'd9,
stop=4'd10,waite=4'd11
}state_def;

state_defcur_state,next_state;

varlogic[3:0]state_cout;
//describestatetransitionlogicusecombinationallogic

always_combbegin
case(cur_state)
idle:begin
if(!in)begin
next_state=start;
end
elsebegin
next_state=idle;
end
end

start:begin
next_state=receive_1;
end

receive_1:begin
next_state=receive_2;
end

receive_2:begin
next_state=receive_3;
end

receive_3:begin
next_state=receive_4;
end

receive_4:begin
next_state=receive_5;
end

receive_5:begin
next_state=receive_6;
end

receive_6:begin
next_state=receive_7;
end

receive_7:begin
next_state=receive_8;
end

receive_8:begin
if(!in)begin
next_state=waite;
end
elsebegin
next_state=stop;
end
end

stop:begin
if(!in)begin
next_state=start;
end
elsebegin
next_state=idle;
end
end

waite:begin
if(!in)begin
next_state=waite;
end
elsebegin
next_state=idle;
end
end
default:begin
next_state=idle;
end
endcase
end

//descibestatesequencerusesequentiallogic

always_ff@(posedgeclk)begin
if(reset)begin
cur_state<= idle ;
    end    
    else begin
        cur_state <= next_state ;
    end
end


//describe output decoder use combinational logic

assign done = (cur_state == stop) ;
assign out_byte = done ? out_bytes_temp : 8'd0 ;

var logic [7:0] out_bytes_temp ;
always_ff @( posedge clk ) begin 
    if (next_state == receive_1) begin
        out_bytes_temp[0] <= in ;
    end
    else if (next_state == receive_2) begin
        out_bytes_temp[1] <= in ;
    end
    else if (next_state == receive_3) begin
        out_bytes_temp[2] <= in ;
    end
    else if (next_state == receive_4) begin
        out_bytes_temp[3] <= in ;
    end 
    else if (next_state == receive_5) begin
        out_bytes_temp[4] <= in ;
    end
    else if (next_state == receive_6) begin
        out_bytes_temp[5] <= in ;
    end
    else if (next_state == receive_7) begin
        out_bytes_temp[6] <= in ;
    end
    else if (next_state == receive_8) begin
        out_bytes_temp[7] <= in ;
    end
    
end

endmodule
      645b7ce2-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      648fa80a-b249-11ed-bfe3-dac502259ad0.png

      注意图中无波形。

      这一题就结束了。

      Part4Problem 136-Fsm_serialdp

      5题目说明

      这题仍然是在前面的基础上进行进化，增添了奇偶校验位。奇偶校验(Parity Check)是一种校验代码传输正确性的方法。根据被传输的一组二进制代码的数位中“1”的个数是奇数或偶数来进行校验。采用奇数的称为奇校验，反之，称为偶校验。奇偶校验是在传输中保障数据接收正确的常用方法，也是最初级的校验方式。

      该题采用的是奇校验的方式，并且提供了奇偶校验模块。原本 start 和 stop 位之间的8 bit 变为了9 bit，新增的1 bit 为奇校验位，从而使得这9 bit 中“1”的数量为奇数个，即题目中提供的奇偶校验模块输出为1时表面数据正确，否则数据错误不予接收。波形图如下所示。

      moduleparity(
inputclk,
inputreset,
inputin,
outputregodd);

always@(posedgeclk)
if(reset)odd<= 0;
        else if (in) odd <= ~odd;

endmodule

      请注意，串行协议首先发送最低有效位，然后在 8 个数据位之后发送奇偶校验位。

      一些时序图

      64b3dc98-b249-11ed-bfe3-dac502259ad0.png

      模块端口声明

      moduletop_module(
inputclk,
inputin,
inputreset,//Synchronousreset
output[7:0]out_byte,
outputdone
);

      6题目解析

      moduletop_module(
inputlogicclk,
inputlogicin,
inputlogicreset,//Synchronousreset
output[7:0]out_byte,
outputlogicdone
);


//ModifyFSManddatapathfromFsm_serialdata

//definestate
typedefenumlogic[3:0]{idle=4'd0,start=4'd1,
receive_1=4'd2,receive_2=4'd3,
receive_3=4'd4,receive_4=4'd5,
receive_5=4'd6,receive_6=4'd7,
receive_7=4'd8,receive_8=4'd9,
stop=4'd10,waite=4'd11,parity=4'd12
}state_def;

state_defcur_state,next_state;

wirelogicodd;
//describestatetransitionlogicusecombinationallogic

always_combbegin
case(cur_state)
idle:begin
if(!in)begin
next_state=start;
end
elsebegin
next_state=idle;
end
end

start:begin
next_state=receive_1;
end

receive_1:begin
next_state=receive_2;
end

receive_2:begin
next_state=receive_3;
end

receive_3:begin
next_state=receive_4;
end

receive_4:begin
next_state=receive_5;
end

receive_5:begin
next_state=receive_6;
end

receive_6:begin
next_state=receive_7;
end

receive_7:begin
next_state=receive_8;
end

receive_8:begin
next_state=parity;
end

parity:begin
if(!in)begin
next_state=waite;
end
elsebegin
next_state=stop;
end
end

stop:begin
if(!in)begin
next_state=start;
end
elsebegin
next_state=idle;
end
end

waite:begin
if(!in)begin
next_state=waite;
end
elsebegin
next_state=idle;
end
end

default:begin
next_state=idle;
end
endcase
end

//descibestatesequencerusesequentiallogic

always_ff@(posedgeclk)begin
if(reset)begin
cur_state<= idle ;
    end    
    else begin
        cur_state <= next_state ;
    end
end


//describe output decoder use combinational logic

assign reset_en = (reset == 1'd1) || (next_state == stop) || (next_state == idle) || (next_state == start) ;

wire logic reset_en ;
var logic [7:0] out_bytes_temp ;
always_ff @( posedge clk ) begin 
    if (next_state == receive_1) begin
        out_bytes_temp[0] <= in ;
    end
    else if (next_state == receive_2) begin
        out_bytes_temp[1] <= in ;
    end
    else if (next_state == receive_3) begin
        out_bytes_temp[2] <= in ;
    end
    else if (next_state == receive_4) begin
        out_bytes_temp[3] <= in ;
    end 
    else if (next_state == receive_5) begin
        out_bytes_temp[4] <= in ;
    end
    else if (next_state == receive_6) begin
        out_bytes_temp[5] <= in ;
    end
    else if (next_state == receive_7) begin
        out_bytes_temp[6] <= in ;
    end
    else if (next_state == receive_8) begin
        out_bytes_temp[7] <= in ;
    end
    
end

always_ff @( posedge clk ) begin 
    if (reset) begin
        out_byte <= 8'd0 ;
        done <= 1'd0 ;
    end
    else if (next_state == stop && odd == 1'd1) begin
        out_byte <= out_bytes_temp ;
        done <= 1'd1 ;
    end
    else begin
        out_byte <= 8'd0 ;
        done <= 1'd0 ;
    end
    
end

   // New: Add parity checking. 

parity u_parity ( .clk(clk),
                  .reset(reset_en),
                  .in(in),
                  .odd(odd)
                );

    

endmodule
      65094a34-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      6536a93e-b249-11ed-bfe3-dac502259ad0.png

      注意图中无波形。

      这一题就结束了。

      Part5Problem 137-Fsm_hdlc

      7题目说明

      同步HDLC帧涉及从连续的比特流中解码寻找某一帧(即数据包)的开始和结束位置的位模式。(对位模式不太理解的可以参见https://zhuanlan.zhihu.com/p/46317118)。如果接收到连续的6个1(即01111110)，即是帧边界的“标志”。同时为了避免输入的数据流中意外包含这个帧边界“标志”，数据的发送方必须在数据中连续的5个1之后插入一个0，而数据的接收方必须将这个多余的0检测出来并丢弃掉。同时，如果输入检测到了了连续7个或更多的1时，接收方还需要发出错误信号。

      创建一个有限状态机来识别这三个序列：

      0111110 : 信号位需要被丢弃（disc）。

      01111110：标记帧的开始/结束 ( flag )。

      01111111...：错误（7 个或更多 1）（错误）。

      当 FSM 被重置时，它应该处于一种状态，就像之前的输入为 0 一样。

      以下是说明所需操作的一些示例序列。

      丢弃0111110：

      65616e94-b249-11ed-bfe3-dac502259ad0.png

      图片来自HDLBits

      标志01111110：

      657bc398-b249-11ed-bfe3-dac502259ad0.png

      图片来自HDLBits

      重置和错误01111111...：

      65a14da2-b249-11ed-bfe3-dac502259ad0.png

      图片来自HDLBits

      实现这个状态机。

      模块端口声明

      moduletop_module(
inputclk,
inputreset,//Synchronousreset
inputin,
outputdisc,
outputflag,
outputerr);

      8题目解析

      1、请使用10个状态以内的摩尔机。

      2、状态图：

      65c77c34-b249-11ed-bfe3-dac502259ad0.png

      moduletop_module(
inputlogicclk,
inputlogicreset,//Synchronousreset
inputlogicin,
outputlogicdisc,
outputlogicflag,
outputlogicerr
);

//definestate
typedefenumlogic[2:0]{detect_0=3'd0,receive_1=3'd1,
receive_2=3'd2,receive_3=3'd3,
receive_4=3'd4,receive_5=3'd5,
receive_6=3'd6,receive_7=3'd7
}state_def;

state_defcur_state,next_state;

//describestatetransitionlogicusecombinationallogic
always_combbegin
case(cur_state)
detect_0:begin
next_state=in?receive_1:detect_0;
end

receive_1:begin
next_state=in?receive_2:detect_0;
end

receive_2:begin
next_state=in?receive_3:detect_0;
end

receive_3:begin
next_state=in?receive_4:detect_0;
end

receive_4:begin
next_state=in?receive_5:detect_0;
end

receive_5:begin
next_state=in?receive_6:detect_0;
end

receive_6:begin
next_state=in?receive_7:detect_0;
end

receive_7:begin
next_state=in?receive_7:detect_0;
end

default:begin
next_state=detect_0;
end
endcase
end

//describestatesequecerusesequentiallogic

always_ff@(posedgeclk)begin
if(reset)begin
cur_state<= detect_0 ;
        end
        else begin
            cur_state <= next_state ;
        end
    end

    //describe output decoder use sequential and combinational logic

    always_ff @( posedge clk ) begin 
        if (reset) begin
            disc <= 1'd0 ;
            flag <= 1'd0 ;
        end
        else begin
            case (1'd1)
                (cur_state == receive_5) && (next_state == detect_0): disc <= 1'd1 ;
                (cur_state == receive_6) && (next_state == detect_0): flag <= 1'd1 ;
                default : begin
                    disc <= 1'd0 ;
                    flag <= 1'd0 ;
                end
            endcase
        end
    end

    assign err  = (cur_state == receive_7) ;

endmodule
      65ec9dde-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      660a8d9e-b249-11ed-bfe3-dac502259ad0.png

      注意图中无波形。

      这一题就结束了。

      Part6Problem 138-ece241_2013_q8

      9题目说明

      设计一个单输入单输出串行 2 的互补摩尔状态机。输入 (x) 是一系列位（每个时钟周期一个），从数字的最低有效位开始，输出 (Z) 是输入的 2 的补码。机器将接受任意长度的输入数字。该电路需要异步复位。转换在Reset释放时开始，在Reset置位时停止。

      例如：

      6652bcae-b249-11ed-bfe3-dac502259ad0.png

      模块端口声明

      moduletop_module(
inputclk,
inputareset,
inputx,
outputz
);

      10题目解析

      米里型的输出由当前状态和输入信号的组合逻辑实现，输出信号与输入信号同步。

      而摩尔型状态机的输出仅由当前状态决定，与输入信号异步，往往存在延迟。

      moduletop_module(
inputlogicclk,
inputlogicaresetn,//Asynchronousactive-lowreset
inputlogicx,
outputlogicz);

//definestate
typedefenumlogic[1:0]{idle=2'd0,state_1=2'd1,state_2=2'd2}state_def;

state_defcur_state,next_state;

//describestatesequecerusesequentiallogic
always_ff@(posedgeclkornegedgearesetn)begin
if(!aresetn)begin
cur_state<= idle ;
        end
        else begin
            cur_state <= next_state ;
        end
    end

    //describe state transition logic use combinational logic

    always_comb begin 
        case (cur_state)
            idle: begin
                next_state = x ? state_1 : idle ;
            end 

            state_1: begin
                next_state = x ? state_1 : state_2 ;
            end

            state_2: begin
                next_state = x ? state_1 : idle ;
            end
            default: begin
                next_state = idle ;
            end
        endcase
    end

    //describe output decoder use combinational logic
    assign z = (cur_state == state_2) && (x == 1'd1) ;
    
endmodule
      666e822c-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      6698b07e-b249-11ed-bfe3-dac502259ad0.png

      注意图中的Ref是参考波形，Yours是你的代码生成的波形，网站会对比这两个波形，一旦这两者不匹配，仿真结果会变红。

      这一题就结束了。

      Part7Problem 139-ece241_2014_q5a

      11题目说明

      设计一个单输入单输出串行 2 的互补摩尔状态机。输入 (x) 是一系列位（每个时钟周期一个），从数字的最低有效位开始，输出 (Z) 是输入的 2 的补码。机器将接受任意长度的输入数字。该电路需要异步复位。转换在Reset释放时开始，在Reset置位时停止。

      例如：

      6652bcae-b249-11ed-bfe3-dac502259ad0.png

      图片来自HDLBits

      模块端口声明

      moduletop_module(
inputclk,
inputareset,
inputx,
outputz
);

      12题目解析

      moduletop_module(
inputlogicclk,
inputlogicareset,
inputlogicx,
outputlogicz
);

//definestate

typedefenumlogic[1:0]{S0=2'd0,S1=2'd1,S2=2'd2}state_def;

state_defcur_state,next_state;

//describestatetransitionusecombinationallogic

always_combbegin
case(cur_state)
S0:begin
next_state=x?S1:S0;
end

S1:begin
next_state=x?S2:S1;
end

S2:begin
next_state=x?S2:S1;
end
default:begin
next_state=S0;
end
endcase
end

//describestatesequencerusesequentiallogic

always_ff@(posedgeclkorposedgeareset)begin
if(areset)begin
cur_state<= S0 ;
    end
    else begin
        cur_state <= next_state ;
    end
end


//describe output decoder use combinational logic

assign z = (cur_state == S1) ;
 
endmodule
      66d718be-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      66f8412e-b249-11ed-bfe3-dac502259ad0.png

      注意图中的Ref是参考波形，Yours是你的代码生成的波形，网站会对比这两个波形，一旦这两者不匹配，仿真结果会变红。

      这一题就结束了。

      Part8Problem 140-23_ece241_2014_q5b

      13题目说明

      本题和上一题 Serial two's complementer (Moore FSM) 一样，使用状态机实现一个二进制补码生成器，不同的是此题使用米里型状态机实现。

      6762541a-b249-11ed-bfe3-dac502259ad0.png

      图片来自HDLBits

      模块端口声明

      moduletop_module(
inputclk,
inputareset,
inputx,
outputz
);

      14题目解析

      存在两个状态，复位状态 A，在输入 x 为 1 后状态转移为 B，并保持在状态 B。

      状态 A 中输出 z 与输入 x 相同；状态 B 中输出 z 与输入 x 相反。

      moduletop_module(
inputlogicclk,
inputlogicareset,
inputlogicx,
outputlogicz
);

//definestate

typedefenumlogic{S0=1'd0,S1=1'd1}state_def;

state_defcur_state,next_state;

//describestatetransitionusecombinationallogic

always_combbegin
case(cur_state)
S0:begin
next_state=x?S1:S0;
end

S1:begin
next_state=S1;
end

default:begin
next_state=S0;
end
endcase
end

//describestatesequencerusesequentiallogic

always_ff@(posedgeclkorposedgeareset)begin
if(areset)begin
cur_state<= S0 ;
    end
    else begin
        cur_state <= next_state ;
    end
end


//describe output decoder use combinational logic

assign z = ((cur_state == S0) && (x == 1'd1)) || ((cur_state == S1 ) && (x == 1'd0));
 
endmodule
      678b5efa-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      67e4e484-b249-11ed-bfe3-dac502259ad0.png

      注意图中的Ref是参考波形，Yours是你的代码生成的波形，网站会对比这两个波形，一旦这两者不匹配，仿真结果会变红。

      这一题就结束了。

      Part9Problem 141-2014_q3fsm

      15题目说明

      考虑具有输入s和w的有限状态机。假设 FSM 开始于称为A的重置状态，如下所示。只要s = 0， FSM 就保持在状态A ，当s = 1 时，它会移动到状态B。一旦进入状态B，FSM在接下来的三个时钟周期内检查输入w的值。如果在这些时钟周期中恰好有两个时钟周期内w = 1，则 FSM 必须 在下一个时钟周期内将输出z设置为 1。否则z必须为 0。FSM 继续检查w对于接下来的三个时钟周期，依此类推。下面的时序图说明了不同w值所需的z值。

      使用尽可能少的状态。请注意，s输入仅在状态A中使用，因此只需考虑w输入。

      6829ad08-b249-11ed-bfe3-dac502259ad0.png

      图片来自HDLBits

      模块端口声明

      moduletop_module(
inputclk,
inputreset,//Synchronousreset
inputs,
inputw,
outputz
);

      16题目解析

      值得注意的是：需要三个周期中 exactly 两个周期为 1 。

      moduletop_module(
inputlogicclk,
inputlogicreset,//Synchronousreset
inputlogics,
inputlogicw,
outputlogicz
);

//definestate

typedefenumlogic{A=1'd0,B=1'd1}state_def;

state_defcur_state,next_state;

//describestatetransitionusecombinationallogic

always_combbegin
case(cur_state)
A:begin
next_state=s?B:A;
end

B:begin
next_state=B;
end

default:begin
next_state=A;
end
endcase
end

//describestatesequencerusesequentiallogic

always_ff@(posedgeclk)begin
if(reset)begin
cur_state<= A ;
    end
    else begin
        cur_state <= next_state ;
    end
end

//define counter use sequential and combinational logic

var logic [1:0] count , count_c;

wire logic resetn ;

assign resetn = (count_c == 2'd3) ? 1'd0 : 1'd1 ;

always_ff @( posedge clk ) begin 
    if(reset) begin
        count <= 2'd0 ;
    end
    else if (!resetn) begin
            if(w == 1'd1) begin
             count <= 2'd1 ;
            end
            else begin
            count <= 2'd0 ;
            end
    end
    else begin
        if (cur_state == B && w == 1'd1) begin
            count <= count + 2'd1 ;
        end
        else begin
            count <= count ;
        end
        
    end
end

always_ff @( posedge clk ) begin 
    if (reset) begin
        count_c <= 2'd0 ;
    end
    else begin
        if (cur_state == B && count_c == 2'd3) begin
        count_c <= 2'd1 ;
        end
        else if (cur_state == B) begin
            count_c <= count_c + 2'd1 ;
        end
        else begin
        count_c <= count_c ;
        end
    end
    
end


//describe output decoder use combinational logic

always_ff@(posedge clk) begin 
    if(reset) begin
        z <= 1'd0 ;
    end
    else begin
      case( 1'd1 )
      (cur_state == B && count_c == 2'd2 && count == 1 && w == 1) : begin
        z <= 1'd1 ;
      end
      (cur_state == B && count_c == 2'd2 && count == 2 && w == 0) : begin
        z <= 1'd1 ;
      end
      default : begin
        z <= 1'd0 ;
      end
      endcase
    end
end

endmodule
      68513d28-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      686ddffa-b249-11ed-bfe3-dac502259ad0.png

      注意图中无波形。

      这一题就结束了。

      Part10Problem 142-2014_q3bfsm

      17题目说明

      这是一道简单的根据状态转移实现状态机的题目，实现完整的三段式状态机

      688c1de4-b249-11ed-bfe3-dac502259ad0.png

      图片来自HDLBits

      模块端口声明

      moduletop_module(
inputclk,
inputreset,//Synchronousreset
inputx,
outputz
);

      18题目解析

      moduletop_module(
inputlogicclk,
inputlogicreset,//Synchronousreset
inputlogicx,
outputlogicz
);

//definestate

typedefenumlogic[2:0]{S0=3'b000,S1=3'b001,
S2=3'b010,S3=3'b011,
S4=3'b100
}state_def;

state_defcur_state,next_state;

//describestatetransitionusecombinationallogic

always_combbegin
case(cur_state)
S0:begin
next_state=x?S1:S0;
end

S1:begin
next_state=x?S4:S1;
end

S2:begin
next_state=x?S1:S2;
end

S3:begin
next_state=x?S2:S1;
end

S4:begin
next_state=x?S4:S3;
end

default:begin
next_state=S0;
end
endcase
end

//describestatesequencerusesequentiallogic

always_ff@(posedgeclk)begin
if(reset)begin
cur_state<= S0 ;
    end
    else begin
        cur_state <= next_state ;
    end
end


//describe output decoder use combinational logic

assign z = (cur_state == S3) || (cur_state == S4) ;

endmodule
      68b21d82-b249-11ed-bfe3-dac502259ad0.png

      点击Submit，等待一会就能看到下图结果：

      68daecbc-b249-11ed-bfe3-dac502259ad0.png

      注意图中无参考波形。

      这一题就结束了。

      Part11总结

      今天的几道题就结束了，对于状态机的理解还是有益处的，三段式状态机是题目一直推崇的，类似状态机的公示，可以“套”进去。





      审核编辑：刘清

      声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
      • 通信协议
        通信协议
        +关注

        关注

        28

        文章

        777

        浏览量

        39974
      • 接收器
        接收器
        +关注

        关注

        14

        文章

        2318

        浏览量

        71130
      • 数字电路
        数字电路
        +关注

        关注

        193

        文章

        1415

        浏览量

        79954
      • 状态机
        状态机
        +关注

        关注

        2

        文章

        487

        浏览量

        27279

      原文标题：HDLBits: 在线学习 SystemVerilog（二十）-Problem 134-142（状态机三）

      文章出处：【微信号：Open_FPGA，微信公众号：OpenFPGA】欢迎添加关注！文章转载请注明出处。

      收藏 人收藏

        评论

        相关推荐

        FPGA工程师：如何在FPGA中实现状态机？

        安全高效的状态机设计对于任何使用FPGA的工程师而言都是一项重要技能。选择Moore状态机、Mealy状
        发表于 03-29 15:02 •1.3w次阅读
        FPGA工程师：如何在FPGA中实现<b class='flag-5'>状态机</b>？

        状态机编程

        进行程序设计的基本方法与技巧。一、有限状态机分析设计的基本原理对于电子技术和电子工程类的读者，最先接触和使用到状态机应该是在数字逻辑电路课程里，状态
        发表于 07-10 18:00

        如何写好状态机

        一篇经典文献，详细讲解了一段、两段、三段式状态机的实现，效率、优缺点。看完后相信会对状态机有一个详细的了解。 状态机是逻辑设计的重要内容，状态机
        发表于 10-24 11:43

        使用状态机设计数字电源

        。 可能会出现一些错误，这些错误需要在验证过程中利用测试矢量找到。 对于在图形用户界面中进行的所有小更改，都需要重复此验证过程。图1. 数字电源图形用户界面 还有一种更方便的方式是选择基于状态机的
        发表于 10-09 10:36

        基于状态机的电源控制器设计数字电源

        错误，这些错误需要在验证过程中利用测试矢量找到。对于在图形用户界面中进行的所有小更改，都需要重复此验证过程。　　图1. 数字电源图形用户界面　　还有一种更方便的方式是选择基于状态机的数字
        发表于 10-09 10:35

        使用状态机设计数字电源

        。可能会出现一些错误，这些错误需要在验证过程中利用测试矢量找到。对于在图形用户界面中进行的所有小更改，都需要重复此验证过程。图1. 数字电源图形用户界面图2. 基于状态机的ADP1055框图还有一种更
        发表于 10-18 11:25

        FPGA---如何写好状态机,详细下载pdf

        的基础上，重点讨论如何写好状态机。由于篇幅比较长，如何写好状态机分成三篇呈现。话不多说，上货。状态机是一种思想方法相信大多数工科学生在学习数字电路时都学习过
        发表于 09-28 10:29

        状态机的高效写法

        状态机高效写法
        发表于 01-21 06:41

        什么是状态机

        目录1 前言2 状态机2.1 什么是状态机2.2 状态机的概念2.3 使用状态机写键盘的思路3 代码实例3.1 使用软件3.2 protues电路
        发表于 01-24 06:23

        MCU裸机编程状态机的定义与注意事项是什么

        最高效的一种形式。可能很多人认为裸机中状态机比较low，怎么也要搞一个RTOS，更甚着要跑Linux才觉得高大上。其实，这都是误区，适合自己的才是最好的，做产品也一样，满足需求很重要。
        发表于 02-14 06:02

        状态机思路在单片机程序设计中的应用

        状态机思路在单片机程序设计中的应用 状态机的概念状态机是软件编程中的一个重要概念。比这个概念更重要的是对它的灵活应用。在一个思路清晰而且
        发表于 02-09 11:25 •1w次阅读
        <b class='flag-5'>状态机</b>思路在单片机程序设计中的应用

        什么是状态机 状态机的描述三种方法

        状态机 1、状态机是许多数字系统的核心部件，是一类重要的时序逻辑电路。通常包括三个部分：一是下一个状态
        的头像 发表于 11-16 17:39 •2.6w次阅读

        FPGA：状态机简述

        是FPGA设计中一种非常重要、非常根基的设计思想，堪称FPGA的灵魂，贯穿FPGA设计的始终。 02. 状态机简介 什么是状态机：状态机通过不同的状
        的头像 发表于 11-05 17:58 •6529次阅读
        FPGA：<b class='flag-5'>状态机</b>简述

        如何合理高效地使用状态机呢？

        今天还是更新状态机，状态机基本是整个HDL中的核心，合理、高效地使用状态机，是数字电路中的
        的头像 发表于 02-12 10:21 •651次阅读

        基于FPGA的状态机设计

        状态机的基础知识依然强烈推荐mooc上华科的数字电路与逻辑设计，yyds！但是数电基础一定要和实际应用结合起来，理论才能发挥真正的价值。我们知道FPGA是并行执行的，如果我们想要处理具有前后顺序的事件就需要引入状态机。
        的头像 发表于 07-28 10:02 •627次阅读
        基于FPGA的<b class='flag-5'>状态机</b>设计
        华秋（原“华强聚丰”）：
        电子发烧友
        华秋开发
        华秋电路(原"华强PCB")
        华秋商城(原"华强芯城")
        华秋智造
        My ElecFans
        APP
        网站地图
        设计技术
        可编程逻辑
        电源/新能源
        MEMS/传感技术
        测量仪表
        嵌入式技术
        制造/封装
        模拟技术
        RF/无线
        接口/总线/驱动
        处理器/DSP
        EDA/IC设计
        存储技术
        光电显示
        EMC/EMI设计
        连接器
        行业应用
        LEDs
        汽车电子
        音视频及家电
        通信网络
        医疗电子
        人工智能
        虚拟现实
        可穿戴设备
        机器人
        安全设备/系统
        军用/航空电子
        移动通信
        工业控制
        便携设备
        触控感测
        物联网
        智能电网
        区块链
        新科技
        特色内容
        专栏推荐
        学院
        设计资源
        设计技术
        电子百科
        电子视频
        元器件知识
        工具箱
        VIP会员
        最新技术文章
        社区
        小组
        论坛
        问答
        评测试用
        企业服务
        产品
        资料
        文章
        方案
        企业
        供应链服务
        硬件开发
        华秋电路
        华秋商城
        华秋智造
        nextPCB
        BOM配单
        媒体服务
        网站广告
        在线研讨会
        活动策划
        新闻发布
        新品发布
        小测验
        设计大赛
        华秋
        关于我们
        投资关系
        新闻动态
        加入我们
        联系我们
        举报投诉
        社交网络
        微博
        移动端
        发烧友APP
        硬声APP
        WAP
        联系我们
        广告合作
        王婉珠：wangwanzhu@elecfans.com
        内容合作
        黄晶晶：huangjingjing@elecfans.com
        内容合作（海外）
        张迎辉：mikezhang@elecfans.com
        供应链服务 PCB/IC/PCBA
        江良华：lanhu@huaqiu.com
        投资合作
        曾海银：zenghaiyin@huaqiu.com
        社区合作
        刘勇：liuyong@huaqiu.com

        • 关注我们的微信

          关注我们的微信

        • 下载发烧友APP

          下载发烧友APP

        • 电子发烧友观察

          电子发烧友观察
        华秋发烧友
        电子工程师社区
        华秋电路
        1-32层PCB打样·中小批量
        华秋商城
        元器件现货·全球代购·SmartBOM
        华秋智造
        SMT贴片·PCBA加工
        NextPCB
        PCB Manufacturer

        版权所有 © 湖南华秋数字科技有限公司

        电子发烧友 （电路图） 湘公网安备43011202000918 电信与信息服务业务经营许可证：合字B2-20210191 工商网监认证工商网监 湘ICP备 2023018690 号