MAX2242功率放大器：关键应用问题

本文详细介绍了MAX2242功率放大器（PA）的应用。包括的主题包括：PCB布局、级间匹配、热管理和超芯片级封装。PA提供+22dBm输出功率，具有CCK调制的第一旁瓣的ACPR为<-33dBc。片内功率检波器提供20dB的动态范围。工作电源电压介于 2.7V 至 3.6V 之间。使用FR4电路板材料.彻底接地对于高频、高功率电路至关重要。显示示例布局以获得最佳性能。整个输入网络的仿真允许匹配电路设计。低频和高频的电源线上都需要旁路电容器。UCSP™图纸以0.5mm球间距显示。MAX2242测试设置使用频谱分析仪测量旁瓣电平，RF功率计测量功率输出。

概述

本应用笔记旨在为设计工程师提供MAX2242功率放大器的应用信息。涵盖一系列主题，包括印刷电路板布局、级间匹配、输入和输出阻抗、热管理和超芯片级封装。

一般描述

MAX2242为线性功率放大器（PA），设计用于2.4GHz ISM频段无线局域网应用。它提供 22.5dBm 的线性输出功率，相邻通道功率比 （ACPR） 为 < -33dBc 第一旁瓣和 < -55dBc 第二旁瓣，符合 IEEE 802.11b 11MB/s WLAN 标准。PA 采用 3 x 4 超芯片级封装 （UCSP），尺寸仅为 1.5mm x 2.0mm，非常适合小型 PC 卡和紧凑型闪存卡外形尺寸的无线电。

MAX2242功率放大器由三级PA、功率检测器和电源管理电路组成。功率检波器提供超过 20dB 的动态范围，在最高输出功率电平下具有 ±0.8dB 的精度。使用该检测器电路可以轻松实现精确的自动功率电平控制（ALC）功能。

PA还具有一个外部偏置控制引脚。通过使用外部DAC，可以在较低的输出功率水平下节流电流，同时保持足够的ACPR性能。因此，在所有功率水平下都能保持尽可能高的效率。器件工作在+2.7V至+3.6V单电源范围。片内停机功能可将工作电流减小至 0.5μA，无需外部电源开关。

应用

IEEE 802.11b

无线局域网

家庭射频

2.4GHz 无绳电话

2.4GHz ISM 无线电

特征

Po = 22.0dBm 线性输出功率（ACPR ≤ -33dBc 第一旁瓣和 ≤ -55dBc 第二旁瓣）

28dB 增益

片上功率检测器

用于电流节流的外部偏置控制

+2.7V至+3.6V单电源供电

超小型芯片封装 （UCSP），1.5mm x 2.0mm

设计注意事项

在设计RF功率放大器时，需要考虑许多因素。在开始PCB布局之前，应充分了解以下设计注意事项和资源（如下所述）：

印刷电路板材料

接地策略

台间匹配

输入输出阻抗匹配

瞬态稳定性

热管理

超芯片级封装 （UCSP）

放大器测试设置

MAX2242数据资料

MAX2242评估板

印刷电路板材料

印刷电路板材料应为 FR4 或 G-10。这种类型的材料是频率高达3GHz的大多数低成本无线应用的不错选择。MAX2242评估板采用四层FR4，介电常数为4.5，介电厚度为6密耳，铜为1oz。

接地策略

良好基础的必要性怎么强调都不为过。在设计RF功率放大器时，用于将各种组件接地的技术非常重要，需要特别注意。

对于低阻抗器件，您必须更关注电流，而不是高阻抗电路中的高电压。这意味着必须仔细考虑接地电流路径和组件的电流处理能力。请记住，在高功率电平或高频下，接地变得更加重要。此应用程序涉及两个条件！

MAX2242在8.5GHz时输出阻抗约为（2 + j45）Ω等低阻抗电路设计时，只需约0.5nH的电感即可等于8Ω的感抗。60 欧姆电抗由介电常数为 10.4、厚度为 4 密耳的 FR5 PC 板上的 6 密耳 x <> 密耳微带线产生。

在此应用中，良好的接地意味着最小化顶部元件层和接地层之间的感抗，迫使两个不同的接地点具有0V的电位差，并防止杂散信号从一个级耦合到下一个级。

通过确保接地层几乎连续来实现良好的接地。顶部接地应使用多个电镀通孔连接到底部接地。MAX2242具有三个接地引脚：GND1、GND2和GND3。所有三个器件都应尽可能靠近器件的接地通孔，以最大程度地降低感抗。MAX2242评估板采用10 mil电镀通孔过孔，从接地通孔边缘到4个PA接地引脚边缘放置<> mil。

图1显示了如何使用多个通孔接地过孔来改善电路板的接地，最大限度地减少不同电路板层之间建立的感抗，并通过尽可能靠近元件放置通孔来最小化无源元件的感抗。此外，在需要优化的情况下，沿RF路径设置接地过孔非常重要，以便能够移动匹配元件。

图1.MAX2242评估板的顶部元件视图

台间匹配

多级放大器中的片外级间匹配至关重要，因为中间级是部分匹配的。需要集总或分布式元件形式的少量电感来优化预驱动器和驱动器放大器。

图2.MAX2242应用电路

输入和输出阻抗匹配

输入和输出阻抗在两次迭代中实现。第一次迭代是通过小信号仿真实现的，第二次迭代是通过大信号条件下的经验调谐实现的。

图 3 和图 4 显示了构成最佳输入和输出匹配网络的实际布局维度的建模集总和分布元素。

图5显示了实际布局中模拟的最佳源Z（1，1）和负载Z（2，2）阻抗。Z（1，1） 和 Z（2，2） 应用作最佳源阻抗和负载阻抗的起点。

图3.输入匹配网络。

图4.输出匹配网络。

图5.最佳拉电流和负载阻抗。

瞬态稳定性

提高瞬态稳定性受到了很多关注。以下准则可防止MAX2242不稳定。

首先，一个大的全局旁路电容器（钽或电解），放置在主V处抄送馈电点对地，防止电路中出现振荡趋势。此外，在V上增加本地去耦电容也非常重要抄送馈电点，以确保与电源相关反馈隔离。

电源偏置线需要适当的屏蔽，以防止杂散RF信号耦合到偏置线上。当在多级PA中使用30dB或更高的级联增益级时，这一点尤其重要。电源偏置线路屏蔽可通过分离V来实现抄送线，如果可能，通过布线 V抄送底侧接地层上的线，杂散信号最小，或电路板内层之一上的线，杂散信号也最小。

高增益多级放大器容易受到输出信号耦合到输入路径的反馈的影响。在相移总计为180度的频率下，可能会发生振荡。为了尽量减少从输出到输入的RF耦合，建议保持所有RF线尽可能短，以减少天线效应。

最后，电路板接地不良也可能是振荡的原因.流过非零接地阻抗的大PA电流将感应电压，从而将噪声注入接地系统。

图6.带有内部框图的应用原理图。

图7.MAX2242评估板的底部视图。

热管理

功率晶体管在其集电极-基极结中耗散大量功率。耗散功率以热量的形式存在，从而提高结温。但是，结温，TJ，不得允许超过指定的最大值 T杰马克斯;否则，晶体管可能会遭受永久性损坏。即使没有发生灾难性故障，长期可靠性也会受到影响。对于硅器件，T杰马克斯约为150°C。 MAX2242为硅基器件，最大结温为150°C，或T杰马克斯.

MAX2242利用自己的评估板接地层作为散热器。

图8可以看作是一个类比，显示了热传导过程的电等效电路。功率耗散对应于电流，温差对应于电压差，热阻对应于电阻。

图8.热传导过程的电等效电路。

TJ = (θJC + θCS + θSA) × PD + TA

超芯片级封装 （UCSP）

MAX2242采用超芯片级封装。这种封装技术的主要优点是IC到PC板电感最小。次要好处是减小封装尺寸和制造周期时间，以及增强导热特性。

有关UCSP的更多信息，请参阅应用笔记1891“晶圆级封装（WLP）及其应用”。

图9.超芯片级封装。

放大器测试设置

图 10.MAX2242测试设置

审核编辑：郭婷