模数转换器架构

集成模数转换器（ADC）可提供高分辨率模数转换，并具有良好的噪声抑制性能。这些ADC非常适合对低带宽信号进行数字化处理，并用于数字万用表和面板表等应用。它们通常包括LCD或LED驱动器，无需微控制器主机即可独立使用。以下文章介绍了集成ADC的工作原理。讨论包括单坡、双坡和多坡转换。此外，还将讨论对集成架构的深入分析。最后，与其他ADC架构进行比较将有助于理解和选择集成ADC。

集成模数转换器（ADC）可提供高分辨率，并可提供良好的线路频率和噪声抑制。从无处不在的 7106 开始，这些转换器已经存在了相当长的一段时间。集成架构提供了一种新颖而直接的方法，将低带宽模拟信号转换为其数字表示。这些类型的转换器通常包括用于LCD或LED显示器的内置驱动器，可用于许多便携式仪器应用，包括数字面板表和数字万用表。

单斜率ADC架构

最简单的积分ADC采用单斜率架构（图1a和1b）。这里对未知输入电压进行积分，并将该值与已知参考值进行比较。积分器跳闸比较器所需的时间与未知电压成正比（T国际/V在).在这种情况下，已知的基准电压必须稳定且准确，以保证测量的准确性。

图 1a 和 1b. 单坡架构。

这种方法的一个缺点是精度还取决于积分器R和C值的容差。因此，在生产环境中，每个组件值的微小差异会改变转换结果，并使测量可重复性难以实现。为了克服这种对分量值的敏感性，使用了双斜率积分架构。

双斜率ADC架构

双斜率ADC （DS-ADC）集成了一个未知输入电压（V在） 固定时间量 （T国际），然后“去积分”（T德因特） 使用已知基准电压 （V裁判） 的时间量可变（参见图 2）。

图2.双斜率集成。

与单斜率相比，这种架构的主要优势在于最终转换结果对分量值中的误差不敏感。也就是说，在积分周期中由组件值引入的任何错误都将在去积分阶段被抵消。以等式形式：

Vin × TINT = VREF × TDEINT

或

TDEINT = TINT × (VIN / VREF)

从这个方程中，我们可以看到解积分时间与V的比率成正比在, 5裁判.双斜率转换器的完整框图如图3所示。

图3.双斜率转换器。

例如，要获得 10 位分辨率，您需要积分 1024 （210） 时钟周期，然后解体最多 1024 个时钟周期（最大转换为 2 × 210周期）。要获得更高的分辨率，请增加时钟周期数。转换时间和分辨率之间的这种权衡是此实现所固有的。通过适度的电路变化，可以加快给定分辨率的转换时间。不幸的是，所有改进都将一些精度转移到匹配、外部元件、电荷注入等方面。换句话说，所有加速技术都有更大的误差预算。即使在图1所示的简单转换器中，也有许多潜在的误差源需要考虑（电源抑制[PSR]、共模抑制[CMR]、有限增益、过压问题、积分器饱和、比较器速度、比较器振荡、“翻转”、介电吸收、电容漏电流、寄生电容、电荷注入等）。

多斜率积分ADC

双斜率架构的正常分辨率限值基于误差比较器的速度（这假设通过设计高直流增益以及缓冲器、积分器和比较器的高PSR和CMR，系统直流误差已降至最低）。对于20位转换器（大约百万分之一）和1MHz时钟，转换时间约为1秒。误差比较器看到的斜坡速率约为2V/26除以 1 微秒。这大约是 2 微伏/微秒。在如此小的压摆率下，误差比较器将允许积分器远远超出其跳变点相当多。这种过冲（在积分器输出端测量）称为“残余”。这种蛮力技术不太可能实现 20 位转换器。

相反，我们可以转换前 10 个最高有效位（一个积分/去积分周期），然后将残差放大 25，然后再次分解，然后将残基放大 25，然后最后一次分解。如果残余被正确放大（即电荷注入和其他误差很小），这种技术在提高分辨率和减少转换时间方面可以非常强大。注意实际读数为：（第一次解整时间之和×210） 减去（第二次解整时间之和× 25） 加（第三次解整时间之和× 20).

深入的架构分析

自动归零

在前面的分析中，我们假设了一个理想的转换器。在实际应用中，电路将具有随时间和温度漂移的失调。为了将这种影响降至最低，双斜率转换器采用自稳零相位。在自动归零期间，缓冲运算放大器、积分器和比较器的失调电压被测量并存储在一个外部电容上。因此，积分周期实际上从归零偏移开始。

线路抑制

DS-ADC最吸引人的特性之一是它能抑制不需要的50/60Hz信号。如果积分周期持续的时间正好是T，则N×1/T的所有频率都被完全拒绝（理论上）。因此，对于 T = 100ms，10Hz 的倍数被拒绝。这种抑制的实际限制是由于积分器的有限摆动（因为我们不希望它饱和）和50/60Hz频率本身不可避免的“摆动”。在很长一段时间内，可以平均50/60Hz以获得极其精确的时基。然而，在很短的时间内，它抖动了几赫兹。这将实际线路抑制限制在约40-60dB。

误差预算分析

DS-ADC在误差预算中有几个术语。这主要是由于它们所针对的高精度。

放大器必须具有高共模抑制（CMR）、电源抑制（PSR）和高有限增益（以便缓冲器能够充分驱动其阻性负载，积分器可以充分驱动其容性负载）。满量程积分电流 [V在（最大） / R国际]通常为20-100微安。该值是低功耗和克服印刷电路板漏电流影响之间的权衡。一些工程师已经为这些运算放大器尝试了B类放大器，以节省电源电流。但是，必须仔细分析不可避免的交叉失真，因为它很容易大于所有其他误差。

比较器需要在时钟周期的几分之一内响应相当小的信号。信号取决于分解过程中的压摆率（I / C = V裁判/ （R国际× C国际)).随着分辨率的提高，该信号可以是亚毫伏/微秒。必须尽量减少意外滞后，因为这会导致“翻转”。翻转定义为接近正满量程读数和接近负满量程读数之间的差异。该参数通常在DS数据手册电气规格中指定，只需施加满量程正电压，然后施加满量程负电压，然后添加结果即可进行测试。

减少误差的最有用技术之一是通过短路输入端子并进行测量来实现。如果ADC设计使用上/下计数器作为累加器，则可以很容易地从输入信号中减去测量误差（V在） 转换结果。这种技术并不总是可以接受的，因为如果在每次转换之前进行校准，转换时间会加倍。但是，它可以校正的误差远不止失调误差（例如内部比较器的延迟、电荷注入等）。

外部组件

用户必须为IC提供电阻（用于将输入电压转换为电流）、积分器电容器和自动归零电容器。两种电容器都需要出色的DA（介电吸收）。图4所示的积分器电容器模型显示了由高值串联R'C'元件（由电介质松弛引起）与主电容器并联的电容器。这些串联RC元件使电容器的行为就像它有“记忆”一样。例如，假设一个电容器无限期地充电到 1.000 伏，然后短路 10 个时间常数（SW1 移动到位置 1）。当开关移动到位置 3 时，由于“记忆”效应，电容器“松弛”到零伏以外的电压。这种现象最终限制了转换器的精度、分辨率和阶跃响应。

图4.积分电容器的型号。

与其他ADC架构的比较

现在，我们将研究积分ADC与SAR和Σ-Δ型ADC的对比。闪存和流水线ADC架构将被忽略，因为它们很少（如果有的话）与速度较慢的积分架构竞争。

连续近似寄存器 （SAR） ADC 的比较

SAR 和集成架构都能很好地处理低带宽信号。SAR ADC具有更宽的带宽范围，因为它们可以轻松地以低MHz范围内的速度转换信号，而积分架构限制在约100个样本/秒。两种架构均具有低功耗。由于SAR ADC可以在两次转换之间关断，因此有效功耗与积分ADC相似（一阶）。两个转换器之间最大的区别在于共模抑制和所需的外部元件数量。由于用户设置了积分时间，因此可以有效地切出不需要的频率，例如50Hz或60Hz。SAR ADC 不允许这样做。此外，由于积分基本上是一种平均方法，因此积分ADC通常具有更好的噪声性能。SAR ADC具有代码边缘噪声，与积分ADC相比，转换后的杂散噪声对SAR ADC的不利影响更大。

积分ADC可轻松转换低电平信号。由于积分器斜坡由积分电阻的值设置，因此将输入信号范围与ADC匹配相当容易。大多数SAR期望ADC输入端出现大信号。因此，对于小（即mV）信号，需要前端信号调理电路。

与SAR相比，积分ADC需要更多的外部元件。SAR通常需要几个旁路电容。积分ADC需要一个良好的积分电容和基准电容，以及一个低漂移积分电阻。此外，基准电压通常是非标准值（如100mV或409.6mV），因此经常使用基准分压器电路。

与Σ-Δ型ADC的比较

Σ-Δ型ADC使用过采样来获得非常高的分辨率。它还允许低MHz范围内的输入带宽。与集成ADC一样，这种架构具有出色的线路抑制性能。它还提供了一种非常低功耗的解决方案，并允许转换低电平信号。与积分ADC不同，Σ-Δ不需要任何外部元件。此外，由于其数字架构，它不需要调整或校准。由于过采样特性以及Σ-Δ包括数字滤波器的事实，前端通常不需要抗混叠滤波器。Σ-Δ转换器通常提供16位至24位分辨率，而集成ADC则以12位至16位范围为目标。由于其简单的架构和成熟度，集成ADC相当便宜，特别是在12位电平。但是，在16位时，Σ-Δ也提供了一种低成本的解决方案。

审核编辑：郭婷