封装载板与ABF

封装载板与ABF

Chiplet先进封装需要高密度互连，封装本身不再只是封装单个芯片，必须综合考虑布局、芯片和封装的互联等问题，其会采用2.5D封装、3D封装、SIP等多种形式对芯片进行先进封装。如英特尔推出的EMIB嵌入式多芯片互连桥和Foveros有源板载技术。

图4：Intel的EMIB桥接和

Foveros技术的2.5D和3D技术

在EMIB中，针对芯片密度比较大、连接比较密集的地方，嵌一块硅片，嵌到基板里（像桥连接一样），然后在硅上进行互连，由此来提高互连密度；Foveros，又被称为三维面对面异构集成芯片堆叠，属于3D堆叠封装技术，更适用于小尺寸产品或对内存带宽要求更高的产品。在该技术中，底下是芯片，在芯片上打孔，芯片上面再堆积芯片，通过TSV实现芯片之间的互连以及芯片和基板之间的互连。

图5：Foveros技术图

（来源：网络）

先进封装的应用会增加封装载板层数，具体层数与技术指标要求取决于芯片的设计方案，由此对载板的需求将日益升高，尤其是主要用于CPU、GPU和芯片组等高端产品的FC-BGA载板。

FC-BGA（flip chip ball grid array）载板具有层数多、面积大、线路密度高、线宽线距小以及通孔、盲孔孔径小等特点，build-up（积层）基板技术是FC-BGA载板的核心技术。FC-BGA载板通常以日本味之素生产的味之素积层介质薄膜（Ajinomoto build-up film，ABF）作为积层绝缘介质材料，采用半加成法（利用图形电镀增加精细线路的厚度，而未电镀加厚非线路区域在差分蚀刻过程中全部蚀刻，剩下的部分保留下来形成线路）制造。

在制造过程中，以玻纤布预浸BT树酯做为核心层（又称芯板，Core Substrate），然后在每层用build-up（积层）的方式增加上下层的层数。上下的增层结构舍去了原用的预浸玻纤布压合铜箔的铜箔基板，进而通过在ABF上电镀铜来取代。此方法可以减少载板总体的厚度、避免以往BT树酯载板雷射钻孔所遇到问题，同时也能增加线路与介质层的结合力。此外，随着一些薄型化、柔性产品的发展，在业界也出现了无芯载板，即除去了芯板，仅由积层板构成。

图6：京瓷FC-BGA载板截面示意图

（来源：京瓷官网）

ABF是一种低热膨胀系数、低介电损耗的热固性薄膜，其易于加工精细线路、机械性能良好、耐用性好的特性，也叫积层绝缘电介质材料、积层绝缘膜。该款材料源自于日本一家味精厂：味之素。1970年，该公司工作人员在研究制作味精副产物时，发现一种树脂，经过加工后可以得到拥有极高绝缘性的薄膜材料。1990年代，味之素正式推出“ABF薄膜”。而当时业界利用油墨当作绝缘增层材料，但油墨会产生气泡、表面平整度差、环境等问题。

图7：油墨用于增层材料

（来源：味之素官网）

到2000年左右，个人计算机爆发式增长，用于计算机上的CPU大规模集成电路随着摩尔定律越来越复杂，对IC封装载板的需求也迅速增长。复杂的芯片布线图案对载板的绝缘材料提出更严格的要求。由英特尔主导，首次在其CPU载板上运用ABF绝缘膜，并在未来几年内大规模使用，一直延续至今，成为标配，用于导入Flip Chip等载板的生产。目前几乎所有的高性能CPU、GPU等高端芯片均使用ABF载板。而味之素也占据了全球积层绝缘电介质材料市场份额的90%以上。

图8：ABF在载板中的应用

（来源：味之素官网）

ABF绝缘膜一般由支撑薄膜（PET）、ABF涂层以及保护膜组成。其中，ABF涂层的配方以及涂布工艺是该款材料的核心技术。从配方上看，需要对溶剂、树脂、填料以及相关添加剂等组份进行调控，以满足ABF绝缘膜热膨胀系数、介电常数、介电损耗、玻璃转化温度、粘合力等性能参数；从涂布工艺上来看，形成厚度可控、无气泡、光滑平整的薄膜是关键的技术。

图9：ABF材料结构

（来源：味之素官网）

虽然ABF材料的关键核心技术依然被味之素掌握，但近年来国内厂商也开始积极布局相关技术的研发，例如，生益科技、华正新材等；我国台湾地区的晶化科技也可以小规模出货。

未来，随着CPU、GPU、FPGA、ASIC 等高性能运算芯片需求增长，Chiplet技术（增大了单颗芯片的封装面积与载板用量）成熟与广泛应用，将进一步增加ABF绝缘膜需求。相信国内厂商能够在此背景下，能够抓住时间“窗口期”，加快核心技术研发，在ABF绝缘膜市场占据一席。

ABF载板交流纪要

IC 载板行业概况？

1）载板行业概述：

载板行业是半导体产业链的一个环节，二级供应的部分。上游是晶圆制作，覆铜箔，原材料（包括ABF 中的原材料），载板和 PCB 一样，是产业链的第二个环节，下游是封测厂、组装厂，进而是消费电子或 server。

2）载板分类（按原材料划分）

第一类：BT 载板，对应消费电子中处理器、内存卡、蓝牙耳机，小型的消费电子所用的原材料；

第二类：ABF 载板，用于高速通信领域，层数相对较高，利于制作细微线路的特性。封装方式是FCBGA。

第三类：搭配晶圆级封装,在晶圆背面将引线框架直接结合晶圆连接PCB 的方式。这种方式可以不用载板。

BT 载板和ABF 载板最常见，是主流的供应方式。

3）产业供应链：

IC 载板行业90%供应商都在海外，比如日韩地区，BT 载板45%在韩国，例如三星作为内存大头，最主要用的是BT 载板。ABF 载板主要供应在台湾，占比40%，韩国和日本共占50%左右，另有一些德系、欧洲的供应商。

国内目前已经在量产的如深南、兴森、越亚，基本上是BT 载板。为了打破ABF 载板垄断，国内做BT 载板的供应商陆续在2021、2022 年新增投资，新增 ABF 载板的产能。

ABF 载板的技术要求和BT 载板的差异？

技术方面：

1）匹配多层板。ABF 主要用在高速通讯领域对应的芯片，比如电脑 cpu、服务器中的计算模块。需要承载的通讯速度更快，功耗、散热能力更强。在有限芯片产品面积情况下，意味着载板层数要比BT 载板高很多，常见的 ABF 载板都在6-22 层板较常见，传统的BT 载板在2-4 层，无法满足层数需求。

2）匹配细线路。有限面积中需要更多更细的线承接信号的通讯，意味着线路宽度更低，常规PCB 线路在35 微米以上，BT 载板线路在12 微米以上，无法满足更细线路。通常 12 微米以下都是搭配ABF 薄膜，结合SAP 的中层工艺，将线路通过化铜电镀出来。目前最细的线路可做到6 微米。

3）尺寸大。相对于BT 展板尺寸较大。常规BT 载板尺寸基本是几毫米，指甲盖的大小。ABF 载板常见的有35mm*35mm，以及大尺寸的200*200 的整合性芯片。比如1 台服务器有8 个CPU，16 个AI 芯片组合在一起。尺寸越大，良率越低，制作能力要求越高。

目前国内扩产ABF，需要解决的问题？

第一，设备方面。制作细线路的指定设备高解析的曝光机基本被日本垄断，如日本的ORC、ADTEC 均为垄断性企业。由于近期日韩、国内厂商都在扩产，这类设备的交期会延长到1-2 年。此外，像电镀线、专用的 ABF 压膜机均为海外进口，交期很长。阻碍了国内供应商向ABF 转移的进程。

第二，制作环境。由于层数多、线路细，对整个车间的要求区别于PCB 和BT 载板，80%的区域都需在无尘室制作。所以现有工厂只能做样品，但无法量产。因此国内厂商向 ABF 转移通常都是新建工厂。在规划时，由于整个车间环境要求高，工厂投资非常大。

第三，生产技术人才大部分集中在日韩台地区，目前这些地区对 ABF 载板人才封锁很强。像台湾如欣兴、南亚、本身 ABF 产能就在扩产，对人才限制上，包括竞业协议、股权激励以及其他的特殊限制，使得人才基本绑定。

ABF 主流的尺寸及大概的价格？

不同的产品类型定价差异非常大。

1）普通ABF 载板尺寸如最常见的电脑 CPU 有35*35、40*40、50*50。以40*40 为例，价格经过了较大波动。2017 年之前价格较平稳，每颗大概35-40 元。2019 年之后随着电脑出货量上升、疫情影响以及材料运输的状况，2020-2021 年价格大幅上升，最高上升到 90 元/颗。自2021 年4 季度开始有缓解，2022 年一二季度价格有所回落，从90 降到80，直到2022 年三四季度，消费电子需求回落，供给面出现缓和，价格回落到60 元/颗。目前从2022 年Q4 到2023 年 Q1，整体上从低端的电脑来看，还没有明显的好转迹象。存在价格波动，目前价格在50 元/颗。

2）高端的产品。尺寸大、层数高的产品供应商少，资源有限且良率低，20 层的200*200的大尺寸基板一流梯队良率只有 50%左右，同时对应商用服务器又结合了一些先进封装，所以价格维持在高位，比较平稳，个别高端载板价格在20000 元/颗左右。

综合上，普通低端产品价格相对于2021、2022 年有一些回落，但整体价格比17 年略高。高端产品一直维持在高位。供给端没有特别快把高端产品拉起来，先进技术搭配的先进封装以及尺寸、层数都有同步增加，因此高端产品价格相对稳定。

载板原材料以及占比？

1）BT 载板：制作简单，主要原材料——基板本身指定如三菱瓦斯、国内如生益科技的基板，占成本的20%；铜箔，三井的铜箔目前是垄断的地位，占成本 10%左右；Pt，占成本5%。表面处理，不同的表面处理价格不同，大部分使用贵金属，如镀金、镍钯金、沉金，成本占比15-20%；油墨，业内载板使用日本的太阳油墨，占 BT 载板的成本8-10%。其他过程中的耗材，例如干膜、钻针、电镀药水以及其他辅材占成本35%左右。

2）ABF 成本占比差异比较大：以常见 8 层板来看，制作工艺中最内层是BT 载板， BT 覆铜箔的载板做内存材料，后续每一层用ABF 薄膜做增层，共6 层ABF 薄膜，ABF 薄膜成本占载板成本30%；BT 的耗材加铜箔大约占 10%；表面处理部分，对应 FCBGA，在基板背面做直锡球的加工工艺，正面做一些贵金属的表面处理，成本占比10%；油墨，做高级芯片的油墨使用干膜类型，相对比BT 载板油墨更高阶，成本占比大概5%。由于流程长，其他的工序（200 个工序）综合成本加起来在40%左右。

针对铜箔应用工艺？

1） 传统的工艺，PCB 或传统的载板，如果线路等级在35 微米以上，基本上使用叫剪工发的工艺，即线路是蚀刻出来的，使用的是最常规的铜箔，TTHH12 微米或18 微米的铜箔就可以。制作工艺相对简单，售价和良率也相对稳定。

2）低于35 的对应线路制作工艺为 mSAP，即半加成法，使用超薄铜箔，最主要的技术就是铜牙，在铜箔和PPER 结合的铜的粗糙度的状况，相对比较均匀，深度比较小，利于做超细线路，业内常用的是3 微米、5 微米的超薄铜箔。因为本身制作难度大，所以价格相对高。目前国内工厂还不具备超薄铜箔的制作工艺，像江铜之类，在 PCB 有应用，但载板上还没有实际案例，供应商也在搭配载板厂共同研发替代的产品。

3）铜箔在ABF 的应用相对较少，只有在 ABF 刚开始发量内层时，发的 BT 板上有对应的两张铜箔，后续增层压ABF 薄膜而不会再压铜箔，直接在 ABF 铜箔上沉积一层化学铜，在化学铜上电镀出线路。ABF 载板使用的是 SAP 工艺，不使用超薄铜箔，直接在化铜上把线路镀出来，所以整个ABF 载板对铜箔的使用量相对较少。

原材料认证的认证周期？

原材料的认证会分不同材料。铜箔的认证决定权在载板厂，因为铜箔不影响芯片厂、封装厂的特性，铜箔主要是对线路制作良率的影响。认证周期上，新供应商认证周期相对长，需要认证几款不同型号，从开始发料制作到最终的线路，通常需要首批验证、三批认证、十批认证三个阶段来判定是否具有能力，周期最少要 3 个月以上；如果是三井的新铜箔认证，比如换产地的认证会相对较短，大概一到两个月即可。

板材认证周期相对长，板材最大的决定权在设计公司。设计公司在设计芯片时会考量到对应晶圆的涨缩、特性、需求的组织、热膨胀系数、体积。所以生产载板使用哪一款基材由设计公司决定。较低端的芯片决定权在封装厂，比如用相对成本低的原材料。但认证周期相对较长，如终端客户指定的新材料做认证，在载板厂制作后要搭配封装厂完成整芯片的封装及验证，需要近一年的周期才能完成新材料认证。

线路制作工艺：

不同线路等级对制作工艺要求不同，通常35 微米以上是传统剪头法的制作工艺，12 微米到35 微米对应mSAP;12 微米以下，通常是SAP 工艺，即在 ABF 薄膜上沉积化学铜。

后续的发展状况，晶圆的部分，结合整个市场的需求看，对通讯、功耗及散热的要求越来越高。从晶圆制作角度看已经无法满足摩尔定律的发展了。晶圆的制作从7nm 到 5、3 纳米，目前制作成本和良率已达到物理极限，很难再突破。

第二种方式，加大晶圆面积，但随着晶圆面积加大，消费电子整个尺寸面积会变大，不符合消费电子的需求。同时晶圆面积越大，良率越低。将晶圆尺寸加大虽然可以提高芯片性能，但制作良率以及产品外形的要求非常严格。

后续的发展是围绕先进封装做突破，涉及到几个方向：第一种比较成熟的mcm 和 SIP， mcm 即多芯片组合，SIP 即system in package（系统级封装），目前业内已经成熟应用了。第一种mcm，比如苹果将M1 芯片加大到M1 Max，以及 M1 Ultra 将两个M1 Max 芯片组合在一起，做整体封装，这是一种快速提高整个芯片性能的趋势。

第二种System in package ，比如蓝牙耳机，将处理器、音源控制及电源管理芯片集中在一块小芯片上做控制，包含一些元器件、电阻电容都整体封装在一个芯片里，做到轻小化，线路的集成度越来越高，功耗、散热都能得到改良，在市面上已经批量应用。

第三种SOC，系统级封装，在前二者的基础上，将不同的控制芯片直接刻画在一个晶圆上，前面两种是不同晶圆封装在一块载板上。SOC 是将不同控制单元和不同功能区域在一块晶圆上刻画并封装在一起。目前在市面上处于研究、打样的阶段，

此外，目前在测试中的2.5D 封装和先进封装。2.5D 封装应用较广的是 Chiplet 观念，目前在市面上已经大量应用。比如海思芯片，由于无法获得高端晶圆，为了保持运算效能，特别是服务器，采用了这种概念。华为鲲鹏920 就是组合了 7nm 和16nm 芯片，一个服务器两个架构，然后叠加AI 芯片，替代intel 的X86，多个芯片组合加上 AI 的逻辑运算，就可以将性能大幅提升。普通的服务器和通过2.5D 封装的服务器对应的载板，不论尺寸、乘数、线路等级都有一定差距，整个售价就相差很多。普通芯片载板大概20 美元，但异质整合搭配先进封装的载板，有些超过了100 美元。

异质整合搭配先进封装的载板价格高的原因？

第一，整个尺寸，根据搭配不同芯片的封装类型，差异很多。以英特尔为例，采用 Chiplet芯片，平均面积大出16-25%之间，华为甚至更多，一些产品已经超出了两倍的面积，原先普通的是45*45，多芯片组合封装就会达到200*200。

第二，层数，先进封装搭配的通讯速度越来越高，对载板线路制作的程度也越来越高，线路等级也会越来越高，原先普通 CPU 封装6、8 层可以匹配。先进封装的领域对应的层数有些达到了12 到16 层以上。线路等级由 15 到目前 8 微米的线路等级。先进封装是未来比较可行的提升芯片性能的可行方式。先进封装对载板的层数、面积、线路等级的要求越来越高，也会拉动载板的需求。同时等级越高，制作良率也会越低，对供应是一个正向影响。

第三，3D 封装，在2.5D 基础上，在垂直结构上将晶圆和晶圆中间的通道用硅通孔技术打通，在晶圆和晶圆之间打一些硅的通孔，再做电镀、电性的材料导通，从而在平面的基础上又在垂直的方向做了芯片的结合。所以运算性能和功耗会进一步得到改善，但目前仍处于研发阶段。传统产品封装,在市面上大量应用，就用叠die 的方式。比如晶圆上叠晶圆，像存储产品，原先单层 die，最多叠到了100 多层die。不同晶圆一直叠，再通过打印的方式搞到载板上去。这对载板的要求也会越来越高，对载板的平坦度、以及层数有更高要求，这是未来发展的方向。

对国产替代、对整个行业发展的中长期看法？

（1）从短期看，目前没有看到明朗的需求。

BT 载板的需求回落很明显，台资及韩系工厂的稼动率都相对较低，只有50-60%的稼动

率。越低端产品稼动率越低，供给较为充裕。欣兴2020 年开始转型，将大部分产能扩充到高阶产品。ABF 工厂，分不同产品类型，普通电脑CPU 目前是需要去库存的阶段，稼动率相对不高，只有70%左右。一些高阶产品处在供不应求状况，因为只有头部几家能做。随着AI、智能化、物联网的需求，对通信的要求越来越高，高端载板需求比较稳定，甚至有进一步增长。包含车载芯片在内，还会有进一步的增长。业内调查在2023 年的 Q1、Q2是维持2022 年Q4 的状况，稼动率不高。随着经济的复苏，消费电子端，今年年中会有手机、电脑、服务器新的处理器发布，包含去年生产的库存，2023 年Q1 就可消除掉。消费端的复苏和整个行业景气度的提升，有机会在Q3 有所回升。

（2）从中长期看，受地缘政治、国内自主推进的影响，在国产替代部分中长期看好。

第一个明显指标——晶圆制作国内的工厂都在低调购买设备，扩大晶圆制作产能，目前封测厂大幅产能向中国内陆转移，比如长电、华天近几年大幅扩产。国内大基金重点扶持。目前先进封装发展的并不慢。国内对内存的需求受政策影响，比如国内推进的东数西算，包括内存，比如长江存储，在国内实现了从0 到1 的突破，大部分内存从设计生产走向国内的自主化生产。

第二，从政治角度看，国家从政治上重点扶持国内产业链各个环节都能自主生产。从原材料看，像BT 板材，生益科技、华正新材、南亚新材都开始逐步研发替代性BT 板材，如海思推动生益科技认证自己的板材。目前国内有一些供应商，像生益、华正都在研发自己的堆积薄膜，搭配国内设计公司共同研发。从设备看，制作板厂的设备，大部分高端设备都是日本、德国、欧洲的设备，目前对应的设备在国内也开始转移。

高端的曝光机，国内比较好的，像芯碁微装、源卓，已经在 PCB 领域大幅应用，载板方面，先进的工厂也已经在评估。所以中长期看，从国产替代角度看，这是发展的必然趋势。国内的公司开始投资扩产自己的产能，是符合发展趋势的。

国内想要进入该领域，开始只能拼成本价格，但相对 PCB 来说净利润比较好，普通、传统的载板利润在30%左右，高级的产品可以做到 80%左右，比 PCB 的利润率高很多，国内工厂扩建的产能，即使比传统工厂售价低 10-20%进入市场，在良率稳定的基础上，仍会有一定利率去争取，综合利润率好于 PC。所以目前国内的发展状况比较正向。

国内做BT/ABF 覆铜板的厂商有吗？那些厂商做的更好更成熟？

国内只能做BT 板材，生益科技的 BT 板材和华为海思共同研发的，做的比较好。在台湾的欣兴电子已经在应用。南亚新材、台光的材料，目前都是在实验阶段，没有批量生产。生益科技已经有小批量的生产在认证。

ABF，97%都是Ajinomoto 的，剩下的在业内基本都没有批量生产。唯一比较好的是日本太阳的tbf，国内华正新材的cbf，实际上都是在搭配研发，还没有真正的产品型号面世。

现在新增的ABF 载板的覆铜板也是从海外采购的？

覆铜板中间的BT，50%以上都是三菱瓦斯， BT 载板是三菱瓦斯的专利，应用最成熟，因为兴森在做BT 出给三星，大部分是从韩国的斗山、LG 采购，只有不到10%是国内生益代工的。

很多ABF 厂商和英特尔、英伟达签订包产线的条约，其订单情况？

这些工厂的部分厂区是和英伟达、英特尔签订的，如欣兴的桃园厂区。但英特尔虽然是中长期协议，但目前处于最低稼动率。此外欣兴在大陆扩展的新厂大部分是为了非英特尔客户，这部分客户存在砍单现象。

目前的状况看，覆铜板或PCB 价格还有下降空间吗？

取决于不同产品。低端的产品毛利不到10%，很难有下降空间，部分厂商为了开工资可能下降2 个点。部分载板产品毛利率高，在35%以上，随着进一步释放产能，新玩家想要进入，产品报价存在一定降价的空间，因此仍会有价格波动。覆铜板近期价格没有上升。

Chiplet技术

Chiplet，又称芯粒或小芯片，它是将一类满足特定功能的die（裸片），通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片，以实现一种新形式的IP复用。

SOC与Chiplet

在传统大规模集成电路设计中，异构多核的SoC成为主流趋势，设计者把整个电子系统集成在一个芯片中，微处理器、模拟IP核、数字IP核，存储器或片外存储控制接口，都被集成在单一芯片上，形成一颗SoC，并使用同一种工艺制造。以此来缩小芯片体积，增加功能，提高性能和可靠性。

SoC 设计的关键技术主要包括IP可复用技术、总线架构技术、软硬件协同设计、SoC验证、可靠性可测性设计、低功耗设计、超深亚微米电路实现技术等。随着工艺节点的不断向前推进，除了芯片设计技术上的难度、复杂度进一步增加，其成本也在不断升高，据了解，28nm 节点上开发芯片需要5130万美元投入；16nm 节点需要1亿美元；在7nm 工艺节点上的成本超过2.5亿美元。此外，随着芯片面积增大，芯片的良率会下降，将进一步提高芯片制造的成本。

而基于裸芯片的Chiplet模式或许是解决以上问题的一种方法。将传统的系统级芯片划分为多个单功能或多功能组合的“芯粒”，然后在一个封装内通过基板互连成为一个完整的复杂功能芯片。有专家曾指出：可以将Chiplet看成是一种硬核形式的IP，其以芯片裸片的形式提供，而不是像SoC以软件形式提供，如下图所示。

图1：Chiplet技术示意图

（来源：SIP与先进封装技术）

由于Chiplet 面积较小，其良率和成本相对于SOC有较大的改善，此外，Chiplet芯片可以使用不同的工艺节点制造，甚至可以由不同的供应商提供。将这些针对特定应用设计专用的高性能芯粒和其他通用芯粒（例如内存，高速串行接口等）通过先进封装技术集成在一起，从而实现异构计算和集成以提升系统性能。

图2：SOC、SiP与Chiplet的区别

（来源：网络）

此外，Chiplet还有以下主要优势：

（1）存储器、数字逻辑、模拟、射频、硅光等芯片的工艺不同，工艺尺寸缩小的速度也存在差异，Chiplet集成技术可以满足这些器件在不同工艺下的异构集成（异构集成和异质集成）需求。以AMD为例，AMD第二代EPYC 服务器处理器Ryzen采用小芯片设计，将先进的台积电7nm工艺制造的CPU模块与更成熟的格罗方德12/14nm工艺制造的I/O 模块组合，7nm可满足高算力的需求；

（2）Chiplet可以在不同产品中实现重用，降低产品的上市时间；

（3）通过测试，对不同Chiplet的性能进行分类和筛选，实现更优的Chiplet集成组合和产品性价比控制。以下是Chiplet与SoC比较。

华为CHIPLET专家会议纪要

专家信息：华为负责先进封测核心技术的某部门研发总监

Q：从中国半导体产业来看，Chiplet技术是否是短期内破局先进制程限制的唯一路线？还有没有其他可能的突破点？

A:目前来看是最有机会的，但是唯一的说法有点太过绝对。Chiplet只是把SOC转换过来，拆分成一个个功能单元再封装起来，其实用package也可以做到，但是会损失尺寸和功率，总体来说Chiplet在PPA上面会更有优势。

Q：中国企业Chiplet技术发展现状，哪些方面领先或者够用了，哪些方面还有不足，是否有部分环节还是有卡脖子问题？

A：要从Chiplet的全产业链来看，Chiplet虽然现在是属于先进封装这一块，但是实际上要涉及到全产业链的联动，包括芯片的设计，EDA，IP，Interposer，材料和设备等，相当于换了一个赛道有更多的机会，但是整体上也和先进制程维持着一样的水平，在芯片制造的后道，设备环节机会好一点，封装这一块是最有机会的。

Q：封测厂方面，和哪家合作比较多？

A：和长电合作比较多，和通富停留在打样试制的程度

Q:目前产品做到什么程度，涉及到的环节比如EDA，IP与制造有哪些是国产的？

A:国内也有一些EDA公司，国外的EDA软件也能用。已经发布了14nm堆叠得到7nm的服务器的云计算的处理器。EDA部分还是用的原来的国外的EDA，还有部分的国内EDA，华大九天的EDA在试用，IP还是用的国外的，制造就是中芯国际。

Q：Die测试量的增加是否能明显带动测试设备商的业绩提升？国内主要是和哪家测试机厂商在合作？

A:测试方面在国外的限制之前还是能测的，国内在扶植华峰和长川，两家给的机会基本是均等的，两家各有侧重点，长川测试的分选会更好一点，测试机更国外差距还比较大。华峰测试机这一块可能稍微更好。

Q：测试方面跟长川的绑定是不是更深一些？

A：长川跟华为的合作意愿更强，希望借助大公司平台把经营方面做好，华峰出于自身考虑，不想绑定在某一家公司或者Chiplet身上，想多元化发展去更好适应市场。

Q：测试增量定量增量有多少？

A：比较难定量测算，举例来说5个功能集成到同一个SOC上，测一次，但是测试比较复杂，耗时比较长，Chiplet需要测五次，但是时间不是简单1:5，由于单个小芯片测试简单了，时间可能变成1:4。另一方面，集成SOC有可能只测关键参数，测一个结果即可，但是Chiplet需要每个小芯片都测清楚，参数不同，需要的时间有可能又会更多，时间比又或许会成为1:6，因此要看具体的产品来定。

Q：Chiplet产品策略怎样？面向鲲鹏的Chiplet，基站Chiplet，还是手机的Chiplet？

A：产品研发从简单到复杂，一般先做大数据处理，云计算方面的需求，就是服务器芯片，成熟以后，再转向消费电子，手机处理器上面去做，什么时候去做要根据具体情况。服务器对体积和散热需求不如手机那么高，手机对尺寸和散热容忍程度是需要解决的难点。

Q：通信基站是不是不需要用Chiplet技术做的14nm？

A：基站要求没有那么高，不一定要用到5nm或者3nm，暂时不需要用到Chiplet，未来也不排除在基站方向用Chiplet，目前来看是没有这方面的推进。

Q：Chiplet技术路线上还有哪些环节可以被美国卡脖子？

A：从产业链来看还是会有卡脖子的地方，单从Chiplet去看，可以自己组合各种功能，但是从芯片制造方向来看还是会有卡脖子的地方，比如14nm芯片制造，还有EDA软件等。此外，虽然封装差距比较小，但是也有关键部件也是能够被卡的。最大的问题是材料这一块，材料的国内外差距也很大，跟设备的差距差不多，现在都是日韩等国，如果美国提升限制，很多材料也没法用，尤其是一些高端基板，低端基板满足不了Chiplet需求，美国卡了基本的话就用不了。先进的基板材料都是被日本垄断，线宽间距和掩膜（ABF膜）也是日本独家垄断，国内自己基板和国外差异还是很大。

Q：兴森科技也在扩ABF的基板？兴森和深南扩出来的ABF基板能达到要求吗？

A：掩膜是覆盖在ABF上面的材料，这块也有比较大的受限的风险。兴森和深南扩产做ABF基板，但是ABF材料一旦不供应，ABF基本就做不了，线宽线间距也就做不小了。

Q：Interposer的作用，市场空间，分类，单价，用量等？

A：基板占大头30%，接下来就是Interrposer20%，合起来在50%以上，价值量有几十到几百块钱，这是不算芯片的价钱，是除了芯片之外所有材料的价值量。转接板大都是用的硅基的转接板，就是只有晶圆厂能做。

Q：大港股份收购的苏州科阳能做TSV，是不是也能做Chiplet？

A：大港目前不做Chiplet，做一些Bumping，但是要看尺寸的。要做到像Chiplet的需求的话应该还做不了，Bumping和rdl是有能力的，但是尺寸达不到chiplet要求，也没有对应的晶圆的后处理的设备。总体来说是能做跟Chiplet相关的一些Bumping，TSV一定需要晶圆厂的设备。

Q：TSV每平米的单价？

A：属于晶圆厂定价，单应该不是按尺寸大小，应该是按加工难度，深宽比来收费。

Q：海外的康宁、肖特，国内的沃格光电，发布的玻璃基TGV技术，也可以用于interposer，如何评价该技术路线？

A：TGV适用于特殊环境特殊需求，一种是基底做金属化图形，另外一种是做转接板用但是比chiplet要求要简单，间距等比较粗，用非批量性的产品，主要是对热应力变形要求高的特殊领域。起源不是为了用于chiplet，现在要开始改进原有技术路线，适应chiplet的需求，多层、高密度等。

Q：TGV技术过去没有发展起来的主要瓶颈是什么？未来是否有望放量？市场空间多大？

A：玻璃基有难点是通孔定向蚀刻，硅基很成熟，深宽比、保护侧壁等。TSV先刻蚀一个深度，然后长钝化层保护起来，然后底部打开保护继续向下蚀刻，玻璃基还做不到。如果这个问题能解决，TGV是有优势能替代TSV的，性能更好，电性能抗磁电感都要好于硅，硅的晶体结构决定了一些缺陷。玻璃更适合短距离快速传递。然后要看TGV和TSV的成本，如果成本一致的话TGV性能有优势，可以替代TSV的市场。

Q：如何评价沃格光电在TGV、玻璃基封装载板方面的技术实力？

A：沃格最初研发是为了解决光领域的光通信需求有合作，然后看到了chiplet的需求，就想来拓展这块。目前还是光器件领域的TGV能力。另外他还有玻璃基封装产品，目前还满足不了chiplet的需求，和芯片接触面还达不到10+nm级别水平。和华为有技术合作。

Q：Chiplet是否能带动IP厂商（如芯原股份）的产品虚拟转向实体，IP厂商在Chiplet方向上的弹性有多大？还是说纯IP厂商会失去原有优势？

A:通过IP去找市场，有明确的需求后才会去做，库存不是很大的问题，产品由虚拟转向实体也会带来价值量的提升，此外未来Chiplet的硬IP的组合会更灵活有更多的选择性，因此总体上来说IP厂商可以获取更多的机会？

Q：传统EDA在Chiplet项目设计上有诸多问题待解决，对多芯片堆叠的2.5D/3D异构封装显得很低效，芯片和封装相互之间的影响变得更显著，还有芯片可测性设计如何实现均要求DFT工具能够用高度自动化流程实现，国产EDA在Chiplet领域能否追赶上国际龙头的步伐？

A：在Chiplet设计上的EDA相当于换了赛道，的确是对国内EDA厂商追赶国外龙头企业有些帮助，但是海外的龙头发展这么多年还是在细节上优势明显。国内的华大九天有整体架构能力，但是细节还是要解决问题。

Q、Chiplet相关的很多先进技术依然由台积电等把持，因为Chiplet涉及的很多先进封装技术和晶圆级的处理紧密相关，TSV会不会被卡脖子？

A:虽然TSV也是涉及到纳米级别的工艺，但是和SOC芯片制造工艺也不完全一样，要求要等很多，因此可以绕过，不太容易在这个环节被卡脖子。

Q：Chiplet从产业上来讲未来的发展趋势是否真正是高端芯片产品绕不过的技术路线？

A：是目前来说最有优势的一种技术路径，不能说是完全绕不过，未来也许会有更新的颠覆性的技术出现，但是当下来说Chiplet确实具有很多价值。

Q：国内《小芯片接口总线技术要求》标准和国际UCIe联盟的协议标准在技术层面有什么本质区别，如果未来UCIe联盟最中国企业进行制裁，是否会造成国内Chiplet技术与国际脱节。

A:国际标准即使封锁了也可以拿过来用，这是不影响的。最差情况只是不带中国厂商制定标准。目前两套标准不会脱节，国内的Chiplet标准发布更多出于是一种制衡的策略。

审核编辑 ：李倩