0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

什么是中断架构

汽车电子技术 来源:滑小稽笔记 作者:电子技术园地 2023-03-01 17:41 次阅读

3.1 STM32F103中断概述

Cortex-M3内核支持256个中断,其中包含了16个内核中断和240个外部中断,并且具有256级的可编程中断设置。但STM32并没有使用Cortex-M3内核的全部东西,而是只用了它的一部分。STM3284个中断,包括16个内核中断和68个可屏蔽中断,具有16级可编程的中断优先级。而我们常用的就是这68个可屏蔽中断,但是STM3268个可屏蔽中断,在STM32F103ZET6中只有60个。

3.2 STM32F103中断优先级

3.2.1 优先级结构

STM32F103的中断分为抢占优先级和响应优先级两种,这两种优先级的顺序是抢占优先级高于响应优先级,假设存在两个事件,那就会存在以下几种可能:

(1)情况1:事件1和事件2的抢占优先级都是1,事件1的响应优先级为1,事件2的响应优先级为2,那么事件1和事件2同时发生的时候,CPU优先处理事件1,然后处理事件2;

(2)情况2:事件1和事件2的响应优先级都是1,事件1的抢占优先级为2,事件2的抢占优先级为1,那么,事件1和事件2同时发生的时候,CPU优先处理事件2,然后处理事件1;

(3)情况3:事件1的响应优先级为1,事件2的响应优先级为2,事件1的抢占优先级为2,事件2的抢占优先级为1,当事件1和事件2同时发生的时候,CPU优先处理事件2,然后处理事件1;

通过上面两种情况,我们可以发现,当抢占优先级一致,谁的响应优先级的数小,谁的优先级就高,中断同时发生的时候CPU就先处理谁;如果抢占优先级不一样,那么无所谓响应优先级,谁的抢占优先级数小,优先级就高,中断同时发生的时候CPU就先处理谁。

   STM32F103的抢占优先级和响应优先级各有4级,即0~3,根据乘法原理,也从侧面反映了16级可编程的中断优先级,并且抢占优先级和响应优先级的数量是可以设置的,通过中断分组来配置,中断分组和优先级数量的对应如下表所示。
抢占优先级数量 响应优先级处理
0 0 4
1 1 3
2 2 2
3 3 1
4 4 0

3.2.2 相关寄存器

(1) 中断应用和复位控制寄存器AIRCR

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
KEY[15:0]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
END - GROUP[2:0] - REQ ACT RST

Bit 31~Bit 16:激活代码,写入0x05FA激活寄存器

Bit 15:指示数据的字节序(这只能在重置后更改)

0:表示小尾数

          1:表示大字节序

Bit 10~Bit 8:中断优先级分组

Bit 2:请求芯片控制逻辑产生复位

Bit 1:清除所有活动状态信息中的异常

Bit 0:重置Cortex-M3处理器(调试逻辑除外)

(2) 中断使能寄存器组 :ISER

STM32中,ISER寄存器一共有3个,ISER[0]031位对应中断0~31ISER[1]031位对应中断32~63ISER[2]03对应中断64~67,如果需要使能某个中断,必须设置对应的ISER位为1,要清除的话可以设置ICER寄存器组对应位为1,或者对ISER0,但是对于ICER寄存器组写0是不起作用的。

(3) 中断优先级控制寄存器组 :IP

对于STM32,优先级控制寄存器IP一共有68个,对应着68个中断,每个寄存器的结构都是相同的,如下图所示。

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
PrePriority[1:0] SubPriority[1:0] -

Bit 7~Bit 6:抢占优先级

Bit 5~Bit 4:响应优先级

3.2.3 中断优先级配置函数

/***************************************************
Name    :NVIC_Init
Function  :设置NVIC
Parameter  :
      PrePriority  :抢占优先级
      SubPriority  :响应优先级
      Channel    :中断编号
      Group    :中断分组 0~4
Return    :None
***************************************************/
void NVIC_Init( u8 PrePriority, u8 SubPriority, u8 Channel, u8 Group )
{
  u32 temp, temp1 ;
  //设置分组
  temp1 = ( ~Group )&0x07 ;                  //取后三位
  temp1 <<= 8 ;
  temp = SCB->AIRCR ;                    //读取先前的设置
  temp &= 0x0000F8FF ;                    //清空先前分组
  temp |= 0x05FA0000 ;                    //写入钥匙
  temp |= temp1 ;     
  SCB->AIRCR = temp ;                    //设置分组
  //设置优先级
  temp = ( u32 )PrePriority<<( 4-Group ) ;
  temp |= SubPriority&( 0x0f>>Group ) ;
  temp &= 0x0F ;                      //取低四位
  NVIC->ISER[ Channel/32 ] |= ( 1

3.3 外部中断EXIT结构

3.3.1 EXIT概述

外部中断/事件控制器由连接线设备中的多达20个边缘检测器或其他设备中的19个边缘检测器组成,用于生成事件/中断请求。每条输入线可以独立配置以选择类型(事件或中断)和相应的触发事件(上升或下降或两者)。每条线也可以独立屏蔽。

   对于STM32来说,每一个端口都可以配置为外部中断,根据中断信号的类型都可以单独配置上升沿触发或者下降沿触发,中断服务函数相互独立。

3.3.2 EXIT相关寄存器

(1) 中断屏蔽寄存器 :IMR

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
- M19 M18 M17 M16
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
M15 M14 M13 M12 M11 M10 M9 M8 M7 M6 M5 M4 M3 M2 M1 M0

Bit 19~Bit 0:线x上的中断请求配置位

0:禁止输入线x上的中断请求

   1:允许输入线x上的中断请求

(2) 上升沿触发选择寄存器 :RTSR

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
- R19 R18 R17 R16
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
R15 R14 R13 R12 R11 R10 R9 R8 R7 R6 R5 R4 R3 R2 R1 R0

Bit 19~Bit 0:线x上的上升沿触发事件配置位

0:禁止输入线x上的上升沿触发

   1:允许输入线x上的上升沿触发

(3) 下降沿触发选择寄存器 :FTSR

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
- F19 F18 F17 F16
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0

Bit 19~Bit 0:线x上的下降沿触发事件配置位

0:禁止输入线x上的下降沿触发

   1:允许输入线x上的下降沿触发

(4) 外部中断配置寄存器1 :EXTIXR1

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
-
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
EXTI3[3:0] EXTI2[3:0] EXTI1[3:0] EXTI0[3:0]

EXTIx[3:0]:EXTIx配置(x = 0~3)

0000:PA[x]引脚 0100:PE[x]引脚 0001:PB[x]引脚 0101:PF[x]引脚

0010:PC[x]引脚 0110:PG[x]引脚 0011:PD[x]引脚

(5) 外部中断配置寄存器2 :EXTIXR2

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
-
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
EXTI7[3:0] EXTI6[3:0] EXTI5[3:0] EXTI4[3:0]

EXTIx[3:0]:EXTIx配置(x = 4~7)

0000:PA[x]引脚

0100:PE[x]引脚

0001:PB[x]引脚

0101:PF[x]引脚

0010:PC[x]引脚

0110:PG[x]引脚

0011:PD[x]引脚

(6) 外部中断配置寄存器3 :EXTIXR3

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
-
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
EXTI11[3:0] EXTI10[3:0] EXTI9[3:0] EXTI8[3:0]

EXTIx[3:0]:EXTIx配置(x = 8~11)

0000:PA[x]引脚

0100:PE[x]引脚

0001:PB[x]引脚

0101:PF[x]引脚

0010:PC[x]引脚

0110:PG[x]引脚

0011:PD[x]引脚

(7) 外部中断配置寄存器4 :EXTIXR4

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
-
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
EXTI15[3:0] EXTI14[3:0] EXTI13[3:0] EXTI12[3:0]

EXTIx[3:0]:EXTIx配置(x = 12~15)

0000:PA[x]引脚

0100:PE[x]引脚

0001:PB[x]引脚

0101:PF[x]引脚

0010:PC[x]引脚

0110:PG[x]引脚

0011:PD[x]引脚

(8) APB2外设时钟使能寄存器 :APB2ENR

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
-
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
- USART1EN - SPI1EN TIM1EN ADC2EN ADC1EN - IOPEEN IOPDEN IOPCEN IOPBEN IOPAEN - AFIOEN

Bit 14:USART1时钟使能(写1开启,写0关闭)

Bit 12:SPI1时钟使能(写1开启,写0关闭)

Bit 11:TIM1时钟使能(写1开启,写0关闭)

Bit 10:ADC2时钟使能(写1开启,写0关闭)

Bit 9:ADC1时钟使能(写1开启,写0关闭)

Bit 6:GPIOE时钟使能(写1开启,写0关闭)

Bit 5:GPIOD时钟使能(写1开启,写0关闭)

Bit 4:GPIOC时钟使能(写1开启,写0关闭)

Bit 3:GPIOB时钟使能(写1开启,写0关闭)

Bit 2:GPIOA时钟使能(写1开启,写0关闭)

Bit 0:辅助功能IO时钟使能(写1开启,写0关闭)

3.3.3 外部中断配置函数

/***************************************************
Name    :EXIT_Config
Function  :外部中断配置
Parameter  :
      GPIOx:0~6,代表GPIOA~G
      BITx:需要使能的位 
      TRIM:触发模式
        1:下升沿
        2:上降沿
        3:任意电平触发
Return    :None
***************************************************/
void EXIT_Config( u8 GPIOx, u8 BITx, u8 TRIM )
{
  u8 EXTADDR ;
  u8 EXTOFFSET ;
  EXTADDR = BITx/4 ;                      //得到中断寄存器组的编号
  EXTOFFSET = ( BITx%4 )*4 ;
  RCC->APB2ENR |= 0x01 ;                    //使能io复用时钟       
  AFIO->EXTICR[ EXTADDR ] &= ~( 0x000F<<EXTOFFSET );      //清除原来设置
  AFIO->EXTICR[ EXTADDR ] |= GPIOx<<EXTOFFSET ;        //EXTI.BITx映射到GPIOx.BITx
  EXTI->IMR |= 1<<BITx ;                    //开启line BITx上的中断
   if( TRIM&0x01 )  EXTI->FTSR |= 1<<BITx ;            //下降沿触发
  if( TRIM&0x02 )  EXTI->RTSR |= 1<<BITx ;            //上升降沿触发
}

3.4 其他文件的添加

3.4.1 寄存器定义文件

(1)添加用到的NVIC寄存器组和EXTI寄存器组的定义。

图片

(2)定义寄存器组地址

图片

3.4.2 sys.h文件

图片

上图就是添加子函数声明,为了用于其他文件调用。

3.4.3 sys.c文件

(1)在STM32时钟配置函数之前增加复位时钟和中断的功能,最终函数如下图所示。

图片

(2)添加刚才的两个子函数

图片

图片

至此,sys文件里面最基础的函数就全部添加完毕了

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 可编程
    +关注

    关注

    2

    文章

    860

    浏览量

    39811
  • STM32
    +关注

    关注

    2270

    文章

    10895

    浏览量

    355748
  • Cortex-M3
    +关注

    关注

    9

    文章

    269

    浏览量

    59463
收藏 人收藏

    评论

    相关推荐

    一文详解STM32F103单片机中断架构

    Cortex-M3内核支持256个中断,其中包含了16个内核中断和240个外部中断,并且具有256级的可编程中断设置。但STM32并没有使用Cortex-M3内核的全部东西,而是只用了
    发表于 01-19 16:46 8409次阅读
    一文详解STM32F103单片机<b class='flag-5'>中断</b><b class='flag-5'>架构</b>

    关于中断架构在raw os 中的设计

    的最大瓶颈是在中断的驱动架构这里,只要抓好这个整体,系统的最大关中断时间是可以控制在10 us以下的。落眼于系统设计的架构,抓住事物内部的主要矛盾,从宏观角度处理问题比微观更为直接有效
    发表于 02-27 14:23

    关于helper2416 项目的完成度报告

    模块: 1 系统启动代码2 系统中断架构3 raw os 的移植4 实现串口发送、接收信,基于中断模式下。5.移植raw os shell 基于上述开发的串口驱动,所有外设的驱动都基于shell命令来
    发表于 05-19 15:17

    DSP28377D的从入门到精通(3)——外设中断

    本帖最后由 1418497227 于 2020-2-28 09:44 编辑 在基本了解28377的整体芯片硬件架构和系统控制功能后,在我们学习例程之前有必要先了解一下外设中断的一些基本知识
    发表于 02-26 13:25

    STM32 的核心Cortex-M3 处理器是什么

    标准的存储映射。嵌套中断向量控制器(Nested Vector Interrupt Controller,简称NVIC)是Cortex-M3 处理器中一个比较关键的组件,它为基于Cortex-M3 的微控制器提供了标准的中断架构
    发表于 07-23 08:35

    STM32的核心Cortex-M3处理器是什么

    了标准的中断架构和优秀的中断响应能力,为超过240个中断源提供专门的中断入口,而且可以赋予每个中断
    发表于 08-02 08:52

    stm32F4有两种CPU模式

    发生异常时,会从异常向量表的起始位置读取4byte (MSP),作为特权模式的栈stm32F4的中断架构分为:不可屏蔽异常和可屏蔽异常(将中断看作是一种特殊的异常),不可屏蔽异常是stm32F4的...
    发表于 08-13 06:09

    STM32的核心Cortex-M3处理器的标准化是什么意思

    提供了标准的中断架构和优秀的中断响应能力,为超过240个中断源提供专门的中断入口,而且可以赋予每个中断
    发表于 12-06 07:53

    基于RT-Thread+RA6M4的虚拟仪器中断开发方案分享

    大循环+中断架构,对于基于RTOS的系统,要了解其底层机制,调度等,也必须要先了解芯片的中断机制。本章就讲讲本芯片的中断。该芯片使用的是CORTEX-M33内核,所以需要了解该内核的
    发表于 07-11 11:11

    Windows CENET中断架构分析和高速AD驱动程序的开发

    本文分析了Windows CE.NET嵌入式实时系统的中断架构和流式驱动架构 及其设备驱动程序的开发方法。实现了该系统下的高速AD驱动程序的开发并进行了实际测试 。
    发表于 04-18 10:02 0次下载

    STM32 的核心Cortex-M3 处理器

    标准的存储映射。 嵌套中断向量控制器(Nested Vector Interrupt Controller,简称NVIC)是Cortex-M3 处理器中一个比较关键的组件,它为基于Cortex-M3 的微控制器提供了标准的中断架构
    发表于 12-01 11:51 9次下载
    STM32 的核心Cortex-M3 处理器

    STM32入门学习笔记之中断架构(下)

    Cortex-M3内核支持256个中断,其中包含了16个内核中断和240个外部中断,并且具有256级的可编程中断设置。但STM32并没有使用Cortex-M3内核的全部东西,而是只用了
    的头像 发表于 02-16 09:57 890次阅读
    STM32入门学习笔记之<b class='flag-5'>中断</b><b class='flag-5'>架构</b>(下)

    STM32入门学习笔记之中断架构(上)

    Cortex-M3内核支持256个中断,其中包含了16个内核中断和240个外部中断,并且具有256级的可编程中断设置。但STM32并没有使用Cortex-M3内核的全部东西,而是只用了
    的头像 发表于 02-16 09:57 1302次阅读

    【虹科干货】FC-NVMe 介绍及性能分析

    ,从而减少IO开销和延迟。另一方面是优化中断架构,以实现可扩展IOPs和未来NVMe技术的可扩展性。具体来说,FC-NVMe协议使用NVMe命令通过经验证的光纤通
    的头像 发表于 05-24 16:24 1007次阅读
    【虹科干货】FC-NVMe 介绍及性能分析

    Linux中断子系统硬件架构

    中断子系统硬件架构 一个完整的设备中,与中断相关的硬件可以划分为3类,它们分别是:设备、中断控制器和CPU本身。 设备:设备是发起中断的源,
    的头像 发表于 09-28 14:09 514次阅读
    Linux<b class='flag-5'>中断</b>子系统硬件<b class='flag-5'>架构</b>