0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何通过NoC从Versal™应用处理单元(APU)访问AXI BRAM呢?

FPGA技术江湖 来源:XILINX开发者社区 2023-03-13 10:23 次阅读

Versal

Versal 架构将“Scalar Engine”(标量引擎)、“Adaptable Engine”(自适应引擎)和“Intelligent Engine”(智能引擎)这三种不同类型的引擎与丰富的连接和通信功能以及片上网络 (NoC) 有机结合,从而支持实现覆盖整个器件的无缝式存储器映射访问。

智能引擎包括:

SIMD VLIW AI 引擎,适用于自适应推断和高级信号处理计算

DSP 引擎,适用于定点运算、浮点运算和复杂的 MAC 运算。

自适应引擎将可编程逻辑块与存储器有机结合,它具备专为应对高计算密度需求而设计的架构。

标量引擎包括 Arm Cortex-A72 和 Cortex-R5 处理器,支持计算密集型任务。

片上网络 (NoC)

片上网络 (NoC) 是一个 AXI 互连网络,用于在可编程逻辑 (PL)、处理器系统 (PS) 和其它硬核块中的 IP 端点之间共享数据。

此基础架构覆盖整个器件,基于专有的切换开关形成高速集成的数据路径。

模块框图

280f288c-bf9c-11ed-bfe3-dac502259ad0.png

Vivado 步骤

步骤 1:

以 VCK190 评估板为目标创建工程,并在 IP integrator 内创建块设计。

步骤 2:

添加 versal_cips IP (Control, Interfaces and Processing System),并运行块自动化设置。在设置中配置 NoC 的存储器控制器 (DDR4),并将 PL 时钟和 PL 复位的数量配置为 1。

2830b4f2-bf9c-11ed-bfe3-dac502259ad0.png

步骤 3:

双击打开 NoC IP,在“General”(常规)选项卡中进行以下设置:

Number of AXI Master Interfaces(AXI 主接口数)= 1

Number of AXI Clocks(AXI 时钟数)= 7

284e606a-bf9c-11ed-bfe3-dac502259ad0.png

步骤 4:

转至“Connectivity”(连接)选项卡,检查 S0xAXI 与 M00_AXI 之间的连接,然后单击“OK”(确定)。

286ba210-bf9c-11ed-bfe3-dac502259ad0.png

步骤 5:

将 AXI BRAM 添加到块设计中,单击“Run Connection Automation”(运行自动连接),然后选中 pl_clk0 作为从接口的时钟源。

2888bb2a-bf9c-11ed-bfe3-dac502259ad0.png

步骤 6:

再次运行“Run Connection Automation”,配置 ext_reset_in接口。

28a81b14-bf9c-11ed-bfe3-dac502259ad0.png

步骤 7:

运行“validation”(确认)步骤,确认成功后,检查“Address Editor”(地址编辑器)选项卡。

28c55a44-bf9c-11ed-bfe3-dac502259ad0.png

步骤 8:

为 BD 创建顶层文件,运行综合与实现,然后生成器件镜像。

步骤 9:

导出硬件设计以获取 XSA 文件。

Vitis 步骤

步骤 1:

在 Vitis 中创建新的应用工程,然后切换至“Create a new platform from hardware”(基于硬件创建新平台)选项卡。

单击“+”,选择从 Vivado 导出的 XSA 文件。

28efc694-bf9c-11ed-bfe3-dac502259ad0.png

步骤 2:

提供工程名称,并选择处理器。

29045172-bf9c-11ed-bfe3-dac502259ad0.png

步骤 3:

选择 Hello World 模板,然后单击“Finish”(完成)。

292476a0-bf9c-11ed-bfe3-dac502259ad0.png

代码修改

创建完应用工程后,在 main.c 中修改代码对 AXI BRAM进行读写。

Xil_Out64 函数用于将数据写入 64 位地址,而Xil_In32 函数则用于地址中读取 32 位数据。

示例:

写入数据 API

Xil_Out64(bram_address_write,write_data);

读取数据 API

read_data=Xil_In32(bram_address_read);

代码快照:

2953da8a-bf9c-11ed-bfe3-dac502259ad0.png

运行设计

连接到VCK190 评估板,并设置启动模式为 JTAG 启动模式,然后运行应用。

控制台输出示例:

297b24f0-bf9c-11ed-bfe3-dac502259ad0.png






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • dsp
    dsp
    +关注

    关注

    553

    文章

    7987

    浏览量

    348785
  • 存储器
    +关注

    关注

    38

    文章

    7484

    浏览量

    163774
  • APU
    APU
    +关注

    关注

    0

    文章

    142

    浏览量

    23719
  • NoC
    NoC
    +关注

    关注

    0

    文章

    38

    浏览量

    11734
  • BRAM
    +关注

    关注

    0

    文章

    41

    浏览量

    10956

原文标题:在 Versal 中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作

文章出处:【微信号:HXSLH1010101010,微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    AMD Versal AI Edge自适应计算加速平台之PL通过NoC读写DDR4实验(4)

    Versal的DDR4是通过NoC访问,因此需要添加NoC IP进行配置。
    的头像 发表于 03-22 17:18 2272次阅读
    AMD <b class='flag-5'>Versal</b> AI Edge自适应计算加速平台之PL<b class='flag-5'>通过</b><b class='flag-5'>NoC</b>读写DDR4实验(4)

    如何在不使用DDR内存控制器的情况下设计FPGA BRAM大容量存储单元

    计算机上看不到任何大容量存储单元。甚至,我尝试通过将它们连接到不同的AXI总线来使用DDR和BRAM,将微型M_AXI_IC和M_
    发表于 04-04 15:10

    怎么使用AXI CDMAOCM/DDR写入BRAM

    可以Zynq上运行的Linux控制的额外IP。我要做的就是将一些配置数据写入PL中的BRAM。要做到这一点,根据我在其他地方得到的建议,我提出了一个axi_cdma。所以CDMA有一个
    发表于 04-19 07:50

    如何使用pcie链接外部处理访问bram?

    嗨,我能够在我们的定制板上连接到virtex 7 fpga。我的块级设计具有用于pcie的轴桥作为终点和axi bram。但我无法使用pcie链接外部处理
    发表于 04-22 09:31

    请问如何通过MicroBlaze访问BRAM

    嗨,大家好,我正在研究Vivado 2014.4,Xilinx KC705。我需要通过Microblaze读取存储在BRAM(coe文件)中的数据进行计算。我是微博阅读部分的新手。有人可以建议我
    发表于 05-20 08:38

    利用NoC资源解决FPGA内部数据交换的瓶颈

    的基础上进行扩展,增加到 8 个 AXI4 总线主设备连接到 8 个 AXI4 总线设备,同时加上了跨时钟域逻辑。为了进行对比,我们用另外一个设计,目的还是用这 8 个读写模块去访问
    发表于 09-07 15:25

    如何利用NoC资源去支撑FPGA中的创新设计

    ;不同的是,这次我们将8个读写模块连接到Achronix的Speedster7t FPGA器件的2D NoC上,然后通过2D NoC访问8个GDDR6通道。如图2所示:首先,我们
    发表于 10-20 09:54

    应用角度详解什么是AXI

    本节介绍的AXI是个什么东西,它其实不属于Zynq,不属于Xilinx,而是属于ARM。它是ARM最新的总线接口,以前叫做AMBA,3.0以后就称为AXI了。 书上讲的
    的头像 发表于 07-13 07:08 1.1w次阅读
    <b class='flag-5'>从</b>应用角度详解什么是<b class='flag-5'>AXI</b>

    用处理器芯片行业科普

    APU市场概述APU(应用处理器)概述APU定义APU(Application Processor Unit),又名应
    发表于 01-25 19:55 1次下载
    应<b class='flag-5'>用处理</b>器芯片行业科普

    加速处理单元 (APU) 革命

    CPU 和 GPU 以 APU 的形式组合,适用于 AI 和 ML 等非显示应用。 加速处理单元 (APU) 将计算机中央处理
    发表于 07-30 15:04 816次阅读

    MicroBlaze大内部存储器(AXI BRAM)设计

    MicroBlaze可以使用AXI BRAM存放数据和指令。有些客户软件很大,需要把AXI BRAM的空间做到最大。AXI
    的头像 发表于 08-02 10:09 3188次阅读
    MicroBlaze大内部存储器(<b class='flag-5'>AXI</b> <b class='flag-5'>BRAM</b>)设计

    Versal通过NoCPS-APUAXI BRAM执行基本读写操作

    本篇博文旨在演示如何通过 NoC Versal用处理单元 (
    的头像 发表于 11-09 10:24 660次阅读

    如何通过NoC Versal用处理单元访问AXI BRAM

    Versal 架构将“Scalar Engine”(标量引擎)、“Adaptable Engine”(自适应引擎)和“Intelligent Engine”(智能引擎)这三种不同类型的引擎与丰富的连接和通信功能以及片上网络 (NoC) 有机结合,从而支持实现覆盖整个器件的
    的头像 发表于 11-11 09:09 656次阅读

    如何通过NoCVersal用处理单元(APU)访问AXI BRAM

    Versal 架构将“Scalar Engine”(标量引擎)、“Adaptable Engine”(自适应引擎)和“Intelligent Engine”(智能引擎)这三种不同类型的引擎与丰富的连接和通信功能以及片上网络 (NoC) 有机结合,从而支持实现覆盖整个器件的
    的头像 发表于 11-11 09:10 706次阅读

    Versal CPM AXI Bridge模式的地址转换

    Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block for PCIe Rev. 4.0
    的头像 发表于 05-10 09:47 1638次阅读
    <b class='flag-5'>Versal</b> CPM <b class='flag-5'>AXI</b> Bridge模式的地址转换