0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【工程师进阶】搞懂PCB内层的可制造性设计是关键

PCB学习酱 来源:PCB学习酱 作者:PCB学习酱 2023-03-14 21:47 次阅读

PCB工程师layout一款产品,不仅仅是布局布线,内层的电源平面、地平面的设计也非常重要。处理内层不仅要考虑电源完整性、信号完整性、电磁兼容性,还需要考虑DFM可制造性。

PCB表层是用来走线焊接元器件的,内层则是规划电源/接地层,该层仅用于多层板,主要用于布置电源线和接地线。我们称之为双层板、四层板和六层板,通常指信号层和内部电源/接地层的数量。

一、4个重要的内层设计问题

在高速信号,时钟信号,高频信号等关键信号的下面设计地线层,这样信号环路的路径最短,辐射最小。

高速电路设计过程中,必须考虑如何处理电源的辐射和对整个系统的干扰问题,一般情况电源层平面的面积小于地平面的面积,缩进2倍的介质厚度为最佳,可以对电源起屏蔽作用。

1、层叠规划

电源层平面与相应的地平面相邻,目的是形成耦合电容,并与PCB板上的去耦电容共同作用,降低电源平面阻抗,同时获得较宽的滤波效果。

pYYBAGORXTCAFXm6AAD0lNFpIhg835.jpg

2、选择参考平面

参考层的选择非常重要,理论上电源层和地平面层都能作为参考层,但是地平面层一般可以接地,屏蔽效果要比电源层好很多,所以一般优先选择地平面作为参考平面。

pYYBAGORXTCAWwtvAAEglg-1qcg714.jpg

3、信号线不能跨区域走线

相邻两层的关键信号不能跨分割区,否则会形成较大的信号环路,产生较强的辐射和耦合。

poYBAGORXTGAEPwQAADycYNOlxE517.jpg

4、电源、地走线规划

要保持地平面的完整性,不能在地平面走线,如果信号线密度太大,可以考虑在电源层的边缘走线。

pYYBAGORXTCALhINAAEwmzNwnMI434.jpg

二、影响内层制造的多种情况

由于PCB制造复杂的工艺流程,内层制造的工艺只是其中一部分,在生产内层板时还需考虑其他工序的工艺影响内层的制造能力,比如压合公差、钻孔公差都会影响内层的品质良率。

PCB的层数可分为单面板、双面板、多层板,这三种板子工艺流程也大不相同,尤其是多层板,生产工艺比单双面板复杂许多,因此在设计多层板时,需考虑多层板复杂的工艺流程及DFM可制造性设计

1、删除独立焊盘

独立焊盘就是非功能性的PAD,在内层不与任何网络相连,在PCB制造过程中会取消独立焊盘,因为此独立焊盘取消对产品的设计功能无影响,反而在制造时会影响品质及生产效率。

poYBAGORXTCAQyR9AADmKYpmkoI694.jpg

2、内层BGA区域

BGA器件比较小,引脚非常多,因此设计出的过孔非常密集,在制造过程中钻孔到走线、铜皮需要保留一定的间距,否则在压合及钻孔工序可能会短路,在保证钻孔距铜皮、走线留一定的距离时,孔与孔中间的铜无法保留,会导致网络开路,因此在CAM工程师处理BGA区域时需注意孔与孔中间的铜开路了需补铜桥,保证生产后网络连接不断开。

poYBAGORXTCAZxnhAAD7rGumlys946.jpg

3、内层设计异常

内层负片的孔全部有孔环,转成正片图形就是所有孔与铜皮不相连完全隔离,完全隔离就等于内层没有任何作用,不做内层都可以,生产制造遇到此问题会跟设计工程师确认,是否设计异常,内层铜皮没有添加网络导致完全隔离。

pYYBAGORXTCACdJ5AACgRbNknyU738.jpg

4、内层负片瓶颈

在内层设计电源层、地层分割时,由于过孔密集会出现网络导通的瓶颈,电源网络导通的铜桥宽度不够,会导致过不了相匹配的电流,从而导致烧板,甚至有些瓶颈位置直接开路,导致产品设计失败。

poYBAGORXTGAXAsqAAGDnMhTyoQ241.jpg

三、一键DFM检测内层设计

内层设计隐患繁多,很难提前规避所有风险,这里推荐一款华秋DFM可制造性分析软件,对于上文提到的可制造性问题都能够检测出来,并提示存在的制造风险,让设计工程师在制造前发现设计存在的缺陷,并修改检测的问题点,避免设计的产品在制造过程中出现问题,从而提升产品的成功率,减少多次试样的成本。

pYYBAGORXTGAMl0KAAHXsFaI5hM575.jpg

华秋DFM软件是国内首款免费PCB可制造性和装配分析软件,拥有300万+元件库,可轻松高效完成装配分析。其PCB裸板的分析功能,开发了19大项,52细项检查规则,PCBA组装的分析功能,开发了10大项,234细项检查规则。

基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出可制造性问题,且能够满足工程师需要的多种场景,将产品研制的迭代次数降到最低,减少成本。

poYBAGQJf6eAJU24AAEKsgrh7FY780.jpg

软件下载地址(复制到浏览器下载) ↓

https://dfm.elecfans.com/uploads/software/promoter/hqdfm_fsyzlh.zip

审核编辑黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源
    +关注

    关注

    184

    文章

    17671

    浏览量

    249833
  • PCB
    PCB
    +关注

    关注

    1

    文章

    1787

    浏览量

    13204
收藏 人收藏

    评论

    相关推荐

    零基础入门PCB工程师

    各位前辈大家好,零基础入门PCB工程师,有什么学习资料推荐吗?
    发表于 11-27 16:54

    PCB制造设计:开启高效生产的钥匙

    PCB制造设计(DFM)是指在 PCB 设计阶段就充分考虑制造过程的各种因素,以确保设计能够
    的头像 发表于 11-05 13:49 177次阅读

    FPGA算法工程师、逻辑工程师、原型验证工程师有什么区别?

    ,共同进步。 欢迎加入FPGA技术微信交流群14群! 交流问题(一) Q:FPGA中的FPGA算法工程师、FPGA逻辑工程师、FPGA原型验证工程师三者有什么区别? A:FPGA 算法工程师
    发表于 09-23 18:26

    原来手机SIM卡的PCB设计是这样的!

    。 基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出制造性问题,且能够 满足工程师需要的多种场景 ,将产品研制的迭代次
    发表于 07-09 10:29

    嵌入式软件工程师和硬件工程师的区别?

    通常需要具备强大的问题解决能力,以及对新技术的学习和应用能力。他们的工作通常涉及到多个领域,如计算机科学、电子工程、机械工程等。 嵌入式硬件工程师 嵌入式硬件工程师则专注于设计和
    发表于 05-16 11:00

    学起来!做PCB设计师中最靓的崽

    了 19大项,52+细项检查规则 ,PCBA组装的分析功能,开发了 12大项,600+细项检查规则 。 基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出制造性问题,
    发表于 04-10 17:36

    CPCI设计与制造:提高制造关键要素

    ,开发了 12大项,600+细项检查规则 。 基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出制造性问题,且能够 满足工程师
    发表于 03-26 18:34

    构建系统思维:信号完整,看这一篇就够了!

    努力,若不符合总线协议的要求,便失去了意义。因此,深入理解总线协议是每位信号完整工程师的必备素质,它指引着工程师确保信号在传输过程中的完整和准确
    发表于 03-05 17:16

    优秀电源工程师需要哪些必备技能?

    就带大家细数一下优秀电源工程师具备的那些技能。一、新手必备课程成为一名电源高手需要扎实的理论基础,涉及电路原理、语言编程和控制理论等多个学科领域。为了帮助大家更好地掌握电源开发相关的关键知识点,我们整理
    发表于 01-29 11:29

    PCB内层制造设计

    PCB工程师layout一款产品,不仅仅是布局布线,内层的电源平面、地平面的设计也非常重要。处理内层不仅要考虑电源完整、信号完整
    的头像 发表于 01-20 08:12 897次阅读
    <b class='flag-5'>PCB</b><b class='flag-5'>内层</b>的<b class='flag-5'>可</b><b class='flag-5'>制造</b><b class='flag-5'>性</b>设计

    制造案例│DDR内存芯片的PCB设计

    ±150mil。 3、数据组内以DQ[0]为基准,等长控制在25mil以内。 4、各数据组之间,以时钟线为基准,等长差范围设置为0-500mil。 DDR芯片的PCB制造设计 1
    发表于 12-25 14:02

    制造案例│DDR内存芯片的PCB设计!

    ±150mil。 3、数据组内以DQ[0]为基准,等长控制在25mil以内。 4、各数据组之间,以时钟线为基准,等长差范围设置为0-500mil。 DDR芯片的PCB制造设计 1
    发表于 12-25 13:58

    VGA接口的PCB制造设计问题详解

    、Hsync和Vsync需要加粗,做”立体包地”处理,隔离层走线。 04 VGA接口的PCB制造设计 焊盘大小和间距 VGA接口的PCB
    发表于 12-25 13:44

    VGA接口的PCB制造设计问题详解!

    、Hsync和Vsync需要加粗,做”立体包地”处理,隔离层走线。 04 VGA接口的PCB制造设计 焊盘大小和间距 VGA接口的PCB
    发表于 12-25 13:40