模拟芯片的未来十年

2021年1月发布的SRC十年计划概述了模拟电子技术的新发展轨迹。在路线图这一章节中，总结了模拟信号处理的短期、中期和长期前景，因为它涉及驱动模拟硬件的新兴应用和趋势。模拟组件硬件对世界机器接口、传感、感知和推理系统至关重要。来自物理世界的信息是模拟的，世界上数量呈指数级增长的传感器正在创建大量模拟输入，这些信号的数字化将创建一个庞大的数字数据负载，这几乎不可能在下游数字处理器中使用。模拟信号处理或“模拟边缘”处理可以帮助减少必须数字处理的信号数量。在以下小节中，我们将介绍：

1.模拟和混合信号计算必须如何进行缩放以适应“模拟边缘”处理

2.适应更大带宽、更高吞吐量和更精细分辨率所需的数据转换器的发展方向

3.物理电缆和管芯到管芯接口；安全传感器融合；计时系统；以及功率减轻技术。

在许多需要模拟/混合信号领域创新的应用驱动因素中，主要驱动因素包括跨通信网络和计算的低成本和能量优化，以及高通量、低延迟和高带宽6G无线通信传感和高性能数据中心。

上述新兴应用的性能和功率效率要求推动2.5D/3D架构，这带来了成本、设计方法和热管理方面的挑战。技术节点正朝着5纳米以下的节点发展，这些节点包括栅极晶体管、纳米片和基于叉片的器件。先进的封装在将大型系统缩小到纳米级实施中也发挥着重要作用。

在本节中，我们将回顾模拟和混合信号处理的各个方面，以及在未来五到十年中，每个方面的进展情况。每一个不同的领域都概述了规范和指标在十年内的发展。

模拟和混合信号计算

未来十年，模拟电路将不断发展，以利用成千上万的专用于模拟任务的设备。前几年的模拟设计取决于一些设备的详细性能：放大器的输入级，或典型PLL电路的元件——这些可以作为电路图绘制，并通过仔细检查单个设备的行为来理解和改进。

未来十年里，在非常小的器件中，这种已知的模拟设计技术可以通过多个小器件的串并联来继续，实际上，就是使用小型器件阵列来近似模拟更复杂的器件。

然而，由于使用了成千上万的小型器件，它们的连接方式不必是简单的串联或并联形式。模拟设计的一个新领域可以使用复杂的互连。举个例子，无处不在的吉尔伯特乘数是六个器件的某种连接，产生乘数作用；在先进技术中，将连接数万个器件以创建例如FFT或语音活动检测器等。我们现在已经超越了原理图时代，进入了一个新的可能基于高级语言的设计框架，该框架将支持这些形式的模拟设计。

模拟FFT是一种先进制程的新模拟方法的示例，在一项研究中，通过输出数万个具有复杂互连的设备的工具和技术，演示了模拟FFT在模拟域中以>12位、低延迟性能运行的可能性。这样的设计主要是布局的伪影：金属间电容等，以及其他只有在布局完成后才可见的寄生效应。因此，为了实现这些新的模拟设计，需要CAD工具来创建原型布局，并允许工程师始终对物理布局造成的工件进行估计。

新的模拟设计师将把版图作为设计流程的一部分，这在足够复杂的CAD工具下是可以实现的，与其将布局伪影视为障碍，不如在设计中使用它们来降低功耗并提高精度。例如，在模拟FFT处理器的设计中，必须满足两个挑战：每个模拟神经元的系数值以及到下一层的非常复杂的连接。复杂的连接引入了明显降低性能的磁道间电容，但一个足够复杂的CAD工具实际上可以使用这些寄生效应在FFT中创建所需的系数。因此，我们目前的阶段是，在设计图完成之前，模拟设备的功能甚至不是很明显。

诸如模拟FFT之类的模拟信号处理块可以对与数据转换器之类的模拟数据处理块交互的模块施加新的要求。许多模数转换器（ADC）的传统时分复用可以用频分复用代替，当这样做时，ADC的要求是信号的创新，而不是由时分复用引入的任意高速。在电信系统中，ODFM的任何给定频率中的创新远远小于当前系统的载波或时分复用作用。因此，这样可以节省功率并提高速度。

高级节点和模拟信号处理的其他方面：有限栅极电流（隧穿电流）

在现有技术的放大器中，采用了某些基极电流减小技术。这些是通过使用镜像等布局的基极电流的开环估计，以近似抵消放大器的输入电流。该方法可用于先进的薄栅FET工艺中，以实现不止一阶抵消。具体来说，可以创建完全电容耦合的连续时间信号链，其中DC工作点由放大器输入处的可变隧穿电流控制。这样做的优点是信号路径元件不产生噪声，并且开关电容器设计中通常存在的kT/C噪声被限制在信号的子带区域。这是目前在医疗设备中使用的技术，但如果用受控的栅极隧穿电流代替已知技术的电阻FETS，将导致更低的功率和更高的性能。这是另一个例子（类似于上面提到的轨道间电容），可以被认为是先进技术节点上可以提高性能的有益效果。

图1 未来五到十年的模拟信号处理

新兴模拟信号处理

近年来，基于边缘计算的物联网系统中已经出现了用于AI/ML的模拟内存计算，这正是得益于其低能耗运行。由于计算或传感动作的纳米级性质，基于生物传感和生物计算的新兴组件需要模拟处理。当采用跨模拟和数字领域的混合处理方法时，大规模MIMO阵列处理已经实现了最佳能效运行，并充分利用了两者的优点。完全同态加密和隐式逻辑是模拟计算的一个巨大机会，在模拟计算中，输入端没有DAC，输出端没有ADC，从而实现隐式方程解。

近零功率处理

对于通常在需要较低功率ADC/DAC的生物医学应用中看到的能量采集系统，需要接近零功率处理。这要求每个信号的传输线使用有限，并且要求对信号路径中的一阶单极不敏感的信号能够做到快速稳定。也可能需要增加隐性信号的使用。

总结

模拟/混合信号处理中出现的共同主题是，当模拟处理机会出现时，必须利用这些机会，大胆地将模拟和数字之间的传统边界移动到模拟信号领域，并在能效或性能保证做出这样的决定时，移动边界以实现模拟信号领域的更多处理。

数据转换器

如SRC半导体十年计划中所述，数据转换器（即模数转换器ADC和数模转换器DAC）将在从智能传感到边缘计算的广泛应用（如机器学习）中发挥越来越重要的作用，未来几年将需要性能范围极其广泛的数据转换器（见图2）。

图2:数据转换器领域：程序、分辨率和吞吐量

要达到这些性能水平，需要在工艺技术、应用程序和系统级架构以及数据转换器架构本身等各个方面进行创新。工艺技术的进步通常有巨大作用，因为在大多数情况下，随着几何形状的缩小，晶体管变得更快，能够更有针对性地对模拟/混合信号应用提供一些显著的优点，例如改进的隔离和严格控制的阈值电压的高速双极晶体管。然而，在针对高性能数字应用的CMOS技术（例如，5nm CMOS）的情况下，电源电压持续收缩，布局依赖效应（LDE）变得更加普遍，实际上使得设计具有所需性能的数据转换器更具挑战性，这推动了系统和数据转换器体系结构层面的创新需求。

如图2所示，有非常广泛的新兴应用程序需要有显著改进的数据转换器性能。例如，考虑先前提出的用于模拟域中更多信号处理的模拟和混合信号计算技术，以及用于边缘处理的数据转换器架构，如SRC十年计划第1章所述，实现了对模拟到信息的高效和低延迟感测。新兴应用的另一个示例是在使用几百伏的EV电池管理应用中准确地感测低频/DC电流信号，像这样的应用需要专门的模拟前端处理技术和架构。

在中频范围内（例如，100KSPS至500MSPS），随着体积和所需性能的增加，从高保真数字音频到医疗应用（例如MRI和超声）到汽车应用（例如，电机控制和安全（例如，安全气囊控制））的应用也将需要显著改进的性能（例如，成本、功率、精度、鲁棒性等）。由于这些应用中的许多要求高精度、低失真性能，以及抗干扰性，并且在广泛的操作条件下特别可靠，因此以低成本和低功率满足这些要求的数据转换器架构将变得越来越重要。另一个例子是ADC的车载无线电接收器，它从接收到的信号中产生高保真音频。在这种情况下，无杂散动态范围（SFDR）是关键规范。对于可能影响人们健康和生活质量的医疗和安全应用，此类要求变得更加重要。可能应用于该应用领域的新数据转换器架构包括人工智能（AI）、机器学习（ML）辅助、基于时间的混合SAR/流水线ADC等。

此外，还有极为广泛的新兴应用，从5G/6G通信到高速串行链路，再到需要超高速、高性能数据转换器的FMCW/PMCW汽车雷达。例如，对于6G小基站和用户驻地设备（CPE）使用情况，需要具有约10b、10G/s性能的ADC和DAC。鉴于此应用需要大量的信号处理，数据转换器必须在与信号处理相同的SOC上实现，这就提出了“划分”的关键问题。在许多情况下，不断改进的异构封装能力使关键IP能够以该IP的最佳工艺技术开发，然后与其他系统组件一起封装，这些组件也已经以不同但最佳的工艺技术实现，以实现最佳的整体解决方案。但是，如上文所述的6G小基站/CPE使用案例所示，也有一些情况下，关键数据转换器必须以非最佳的工艺技术开发。

用于汽车雷达的数字调制雷达（DMR）（例如，PMCW）代表了另一个示例，其中所需的数字信号处理要求将数据转换器集成在同一芯片上。因此，一方面，需要尽可能利用具有超高速和分辨率的优化工艺技术（例如FDSOI或SiGe BiCMOS）的ADC和DAC，另一方面，在主要用于数字（例如，5nm CMOS）的工艺技术中也需要超高速和高分辨率ADC和DAC。当最佳工艺技术可用时，可以优化诸如连续时间∑-Δ或流水线ADC等常见的架构，以满足应用需求，但随着应用需求的增加，特别是当使用非最佳工艺技术时，就必须开发新的创新架构。

用于超高速应用的新兴架构的示例包括由Analog Devices发布的连续时间流水线ADC、由俄勒冈州立大学和IMEC的研究人员发布的基于环形放大器的架构，以及基于时域的ADC架构，如加州大学圣地亚哥分校和德克萨斯A&M大学的研究人员发表的那些。对最佳时间交错技术的广泛研究正在进行中，未来依旧需要继续。还必须指出，在高速、高性能应用领域，对相应高性能时钟的需求同样至关重要。例如，上面描述的用于6G小基站/CPE的10-b、10Gs/s ADC使用情况将需要ADC采样电路的时钟具有~40fs rms抖动，这显然不是一个简单的要求。这一需求还将推动数据转换器和时钟IP开发人员之间的密切合作。

对于上述所有应用/使用情况，最重要的衡量标准是所开发的数据转换器是否能在预期应用中在工艺、电压和温度上实现高产量、稳健/安全的长期运行。例如，在FMCW雷达收发机中，最关键的规范之一是SFDR，因为在处理之后，来自目标的接收信号在ADC输出中显示为杂散，并且由ADC自身生成的杂散明显低于来自任何目标的杂散是非常关键的。一旦验证数据转换器在预期应用中工作，则可以使用Walden或Schreier FOM等其他性能指标（FOM）来比较性能。

为了稳健/安全运行，需要改进模拟/分析工具以满足上述即将到来的数据转换器需求。例如，如《角落模型：最佳时不准确，而它只会变得最差》中所述，用于模拟/混合信号设计的传统PVT仿真技术不准确且不充分，需要更加鲁棒的统计仿真技术。此外，随着所需数据转换器的速度和分辨率的提高，以及所使用的工艺技术变得越来越复杂，具有所需精度的模拟变得越来越难完成，并且需要更长的时间。另一个关键的仿真需求是需要随着器件的老化对电路行为进行建模和预测。因此，还需要通过数据转换器设计者和工具开发人员之间的协作来增强仿真、建模和布局能力。

用于蜂窝应用的数据转换器

蜂窝数据转换器可以大致分为基站和用户设备（UE）。在这两种情况下，都强烈希望用一个ADC或DAC覆盖整个频带，这应该是未来研究的重点。对于ADC来说，这通常意味着数100MHz的带宽，而对于DAC来说，这大约是带宽的4到5倍。DAC必须具有比信道更多的带宽的原因是通常采用PA预失真和/或包络跟踪，这需要更宽带宽的 DAC。

动态范围要求为中等硬度，约70-75dB/100MHz载波。低功率和低成本（即小面积）对于所有用户设备情况以及基站数据转换器来说都非常重要，尽管程度稍低。对于ADC转换器，趋势是向RF采样靠近，这意味着RF信号将直接由ADC采样。

随着无线电向越来越小的节点移动，与模拟计数器部件相比，数字逻辑的相对成本、面积、功率和速度都有所提高。未来的研究可以探讨如何利用数字的力量来改进数据转换器。一个例子是DAC内部的噪声消除，以避免DAC之后昂贵的外部滤波和ADC的数字校准，以使其更好的容错性。

通常，对于蜂窝ADC，关键度量不是SNDR，而是ADC在存在带外干扰信号时处理带内载波的能力。对于DAC的相似性，目标通常是生成良好的带内信号，同时产生最小量的带外（即RX频带）噪声。

总结

未来几年将需要性能范围极其广泛的数据转换器，以满足新兴应用的广泛系统需求。采用5nm以下的数字中心CMOS技术设计的数据转换器将面临更普遍的布局依赖效应（LDE），这使得高性能数据转换器设计更具挑战性，需要更多的“数字化”，并将需要在系统和数据转换器架构层面进行创新。6G系统需要高分辨率（>10位）和至少10GS/s的性能；鉴于将需要大量的信号处理，数据转换器将需要以相同的数字技术实现，甚至可能集成一些数字前端信号处理任务。预计FoM将根据应用需求进行调整。

有线物理接口

驱动应用：网络、存储、汽车、高性能计算和加速器

关键性能指标：数据速率[Gb/s]、插入损耗[dB]、功率/能量效率[mW/Gb/s]/[pJ/bit]、误码率（BER）、调制类型/阶数。

网络和加速器应用的总带宽需求不断增加，导致所需的每通道数据速率急剧上升。多种有线标准已宣布每通道数据速率超过50Gbps，目前最高为224Gb/s。按照这些趋势，每条传输线的数据传输率似乎每三到四年翻一番。为了满足或甚至改善这些数据速率预测，需要创新的解决方案，包括I/O区域和能效、电路复杂性、可靠性、低抖动时钟生成和分配等问题。虽然高数据速率导致了上述问题，但每一个问题的解决方案都会受到指定数据速率下信道丢失的严重影响。因此，通常围绕信道范围（信道损耗的电流替代）组织架构和电路选择的讨论。

长距离传输

长距离应用的特点是非常高的信道损耗和笨重的信道分布。这些特性排除了简单的线性均衡器，以支持高阶（有时是非线性）均衡。目前的实现已经集中在复杂的数字均衡器上，需要超高速ADC。这种选择需要在混合信号前端和数字均衡方法中进行创新，以保持面积和能量效率。满足所需采样率所需的高度交错数据转换器（使用PAM4，100GS/s满足200Gb/s/通道）也驱动时钟生成和分配块的精度要求。

展望未来，一条很有前途的道路是在光链路方面取得必要的进步，以便在目前被归类为远距离的应用中使用这种链路。由持续的形状因数和光子学成本降低提供动力的共封装光学，将使光子链路能够用于长距离应用。接口电路中的最小混合信号设计技术将确保能量效率，使数据速率被大幅缩放。更重要的是，混合信号设计技术可以重新聚焦于解决集成问题，如共封装光学器件中的接收器灵敏度降低或与PVT的调制器的不一致性。PDK或建模方法能够实现这种紧凑的代码设计，并促进信号完整性和性能评估，这将是该方法成功的关键。

中/短距离传输

成本和形状因素约束可能不支持用于介质损耗信道分布的光学解决方案。在这些情况下，对收发器架构进行重新评估，远离数字实现，将为每通道数据速率扩展扫清道路。创新的混合信号均衡器和低复杂度数字均衡器可以在保持高能效方面发挥主要作用。在混合信号域中实现的以相关信道编码（或1+αD）、最大似然序列估计（MLSE）和基于深度神经网络（DNN）的均衡器为中心的新方法将为高数据速率应用中的ADC/DSP收发器提供替代方案。将更传统的DSP技术折叠到混合信号接收机中，将确保提高能量效率。

芯片到芯片互连

这类有线链路将受益于积极扩大长距离变体数据速率所需的所有创新。这里的数据速率和可靠性限制将与封装、外围组件和电路缩放以适应I/O密度限制的进步程度有关。需要进行创新以显著减小ESD尺寸，或开发一种封装方法，以允许在较少保护的情况下组装和部署组件。还需要将接口重新设计为不需要终端的更简单的RC互连。

[可能需要参考数据转换器部分中关于100GS/s数据转换器的额外段落]

EDA 工具

随着AMS电路的性能、能量和面积需求的增加，以及制造技术的进步，设计者正在探索一个日益复杂的设计空间来满足这些需求。

工艺进步。随着我们转移到更小的工艺节点并迁移到深纳米尺度区域，这使得超高频模拟电路的开发成为可能。然而，这些较小的技术节点会经历更大的失配（相对于器件参数）、降低的增益，并且对电路布局表现出更高的灵敏度。这些挑战使电路设计复杂化，几乎没有留下容纳误差的余地。

专用电路。人们对利用AMS系统执行传感器处理任务、在内存中和内存附近执行计算以及启用新形式的计算非常感兴趣——这些用途通过直接对感兴趣的信号执行计算来减少数据移动。实现这些系统的一个挑战是确定模拟和数字处理元件之间的正确计算划分，并确定最佳的功能要求、品质因数和设计约束以指导设计。

新兴制造和器件技术。近年来，出现了一系列新的设备技术和先进的集成工艺，这些技术有望带来颠覆性的性能和能源效益，并实现新的计算形式。由于这些技术的设计基础设施以及我们对相关物理过程的理解仍在不断发展，因此使用新设备的架构设计具有挑战性。

如果评估设计的成本是免费的，这将从根本上改变设计过程。为了设计下一代AMS电路，设计者必须仔细优化电路的设计、尺寸和布局，以实现良好的电路设计。目前，由于缺乏自动化，模拟设计人员有效评估和优化候选设计的成本过高。由于必须考虑电路动力学的复杂性、工具的可扩展性以及精确电路模拟的相对成本，目前很少有模拟设计在实践中真正实现自动化。因此，设计者必须花费大量的人力来构建、优化和布局潜在的电路设计——这种高设计成本极大地限制了可以探索的电路空间。

因此，我们必须投资于下一代AMS设计生产力工具，使设计师能够在所有抽象层次上布局、探索、优化和验证模拟设计。这些新一代工具应使设计人员能够有效地探索技术和流程节点日益复杂的设计空间，以确定最适合其用例的设计。

设计规范

设计者通常首先从客户处引出所需电路的行为描述（例如，simulink模型）和一组设计要求（例如，增益和带宽要求）。这个设计启发过程需要将系统级设计目标转化为电路级的表达。

系统级设计目标：通常，要优化的端到端度量（例如分类精度、推断时间）是一个复杂的系统级度量，需要在更广泛的计算系统的上下文中评估电路。

电路的品质因数：模拟设计者通常会优化特定于电路的优值，即表征电路性能的量化度量。需要将上述系统级度量转换为对这些品质因数的设计约束。

协商电路的设计要求通常是有成效的，因为降低功能规范的复杂性和放松强加的设计约束可以简化电路的设计，并可能使设计者能够更积极地优化成本和资源利用。

在实践中，协商这些规范是具有挑战性的，因为它需要与通常不是电路专家的领域专家进行沟通。有效地向非专家传达不同的设计权衡，并结合专家反馈，需要在各专业之间跨越一个不小的沟通差距。

早期设计生产工具：对于这些用例，开发早期设计生产力工具（功能抽象、早期设计探索工具），以使其它领域专家和电路专家能够汇聚在一个仍然实现系统级设计目标的适当灵活的设计规范上。数字设计师利用这种协同设计技术，设计出以灵活性换取性能的特定领域加速器。

仿真

模拟电路仿真对于评估电路的行为和了解其性能特性至关重要。然而，精确模拟和计算效率高的模拟之间存在着根本的紧张关系。由于通常需要高度详细的物理模型和高级模拟过程（例如统计模拟）来真实地评估设计，因此对于较小工艺节点处的电路来说，这种紧张会加剧。使用这些更高级的模型显著增加了模拟设计所需的时间。类似地，在更高的频率和更高的电路复杂性下，以所需的精度执行模拟变得越来越耗时。因此，需要增强的仿真和建模能力来有效评估下一代电路设计。

电路设计优化和布局

模拟设计过程包括构建电路设计、优化器件参数和构建电路布局，以最小化资源使用并减轻非理想性。这些设计步骤相互影响——更改设备参数可能需要更改布局。在商业设计流程中，电路设计和布局是手动完成的，参数优化通常是部分自动化的。此外，模拟电路设计通常高度专用于所使用的工艺节点、制造设施和器件技术，因此难以将其模块化。这些因素使得即使是对设计进行微小的更改，成本也很高，并且难以重用设计。这些问题都随着技术结点的缩小和设备的物理效应的增强而加剧。这种模块化和自动化的缺乏使得模拟电路设计比数字电路设计更加困难。

研究人员探索了一系列加快模拟电路设计、优化和布局的技术：

模拟设计语言。最近，研究人员设计了硬件生成器，可以按程序生成特定类别电路的设计和布局（Berkeley模拟生成器）。这些基于生成器的设计方法需要模拟设计人员进行大量的前期工作，优点在于能够开发可重复使用的电路，这些电路可以针对不同的工艺节点进行动态再生。

自动电路优化器。研究人员此前还研究了自动执行给定电路的参数优化和布局的按钮方法。这些方法利用基于电路仿真的黑盒和灰盒优化器来评估参数化。这些性能问题的出现是因为精确的电路模拟需要大量计算，而黑盒和灰盒优化器需要多次迭代才能收敛。

尽管已经做了一些工作，但在实现实际电路设计的完全自动化优化和布局之前，还有很长的路要走。我们建议扩展上述方法，并设计出适合自动化的新设计方法。此外，如果让更多人可以加入这个问题领域，可能会取得更多进展：

工具流开源：这一问题领域将受益于可扩展、开源AMS设计工具和开放PDK的持续开发。这些技术促进了劳动力的发展，因为个人可以在不需要昂贵的专有CAD工具许可证或与制造设施的特殊关系的情况下做出贡献。目前，已经有许多人在努力开发开源流程设计套件、低成本磁带输出（Global Foundries/Skywater）和开源/免费设计工具（CMC Electronics）。这些开放的工具流可以降低硬件开发成本，从而使模拟设计人员能够解决可能从AMS中受益的中小型应用用例的长尾问题。

评估指标和基准集：为了引导更广泛的社群努力解决商业电路设计中的问题并建立评估标准，开发现实的、开源的模拟电路基准供社区使用将是有益的。包括数字设计自动化在内的许多领域都使用标准基准集来系统地评估不同方法的有效性。这里的一个关键问题是，如何评估以大型开源工艺节点为目标的自动化技术是否能很好地转化为先进的纳米级流程。

电路验证和有效性确认

模拟验证和有效性验证-Verilog AMS，模型检查器

目的：发现模拟数字设计中的系统级缺陷，根据功能规范验证模拟设计，避免模拟组件中出现了引人注目的错误。

挑战：通常这是通过对Verilog AMS模型的详尽模拟来完成的。这对于涉及许多模拟和数字组件的复杂设计来说变得不切实际。

连接/安全：暴力测试不足以抵御对手。

潜在方向：可扩展模拟验证，以在设计过程早期发现设计缺陷。

电源管理、电源分配和功率器件

来自European Roadmap的表11.3.1总结了应用和驱动指标。

表11.3.1：功率器件和驱动器的应用领域

如表所示，宽带隙器件的优势在于：

1） 可以增加功率，减小装置的体积和重量

2） 可高效运行，从而减少静态损耗

3） 非常坚固

4） 具有高温能力

5） 高度可靠

宽带隙材料和器件

在过去的10年中，宽带隙器件已经成为硅在许多高压/大电流应用中的替代技术。今天商业上感兴趣的主要材料是硅（Si）、碳化硅（SiC）和氮化镓（GaN），它们通常与氮化镓和氮化铝（AlxGa1-xN）的合金结合。目前，类SiC Si被实现为其自身衬底上的垂直器件，而GaN通常被实现为Si衬底上的横向器件。SiC器件通常用于最高电压应用，而GaN器件具有

• 极高功率下的最终击穿电压和设备运行参数

• 单个设备与串并联组合

• Si上GaN与GaN上GaN

• Ga2O3

未来的主要挑战是：

继续解决设备可靠性和耐用性问题。问题包括短路雪崩性能和宽带隙器件JEDEC规范的开发。

全集成GaN功率电子器件的开发。当前的GaN功率器件以与Si技术的混合形式存在。为了解决芯片上系统面临的挑战（栅极驱动器和实时诊断），需要以消除电感为目标。

GaN材料技术对实现垂直器件技术提出了许多挑战。其中包括1）开发低成本、低缺陷、大面积基板。2） 离子注入和退火技术的持续发展以及3）器件的更好边缘终端。

尽管SiC材料技术相对成熟，但由于衬底缺陷，如螺纹位错和基面位错，仍限制了可用器件面积。MOS器件的进一步栅极氧化物仍然存在挑战。

电源电路架构

关键问题：

1.转换率与效率之间的权衡

2.不同功率等级的互连

3.垂直送电

4.适用于宽带隙的更好的器件模型

5.数据中心当前转换电压在48和12 V之间，我们可以低于12 V吗

纳米功率

纳米功率正变得越来越普遍。关键应用包括物联网（IOT）和处理个人医疗数据收集的可穿戴应用。在医学领域，数据收集目前集中在心脏病学方面，但我们预计未来将使用血液、汗液和唾液监测生化指标。大多数应用使用锂离子电池，这些应用通常需要宽动态范围的功率和在该动态范围内的高效率。

关键问题：

1.优化尺寸和成本。

2.形状因素

3.电感器功率不足

4.未来的电力类型可能包括生物燃料电池

5.在动态范围内具有良好的功率效率

6.大负载步骤（如从微安快速变为毫安）需要一个好的控制器快速响应

储能元件

储能/无源元件是功率转换电路的关键部分，无论是单片集成、作为模块的一部分还是外部。这些组件的技术进步（尺寸/密度、处理更高电压/电流/热条件的能力）可能对电力管理/配电系统产生重大影响。

•电容器

•电感器

•压电

射频到太赫兹器件、电路和系统

在为无线系统开发基础技术（IC技术、插入器、封装等）制定十年计划时，我们必须首先预测未来十年可能开发的系统类型。然而，所部署的系统类型不仅取决于技术因素，还取决于无线通信市场的增长、部署成本以及部分或完全波束阻塞引起的传播损耗水平。其中许多因素超出了无线路线图委员会主要半导体和电路专家的专业知识范围。因此，我们试图列出一些可能导致这些技术在商业部署中成功或失败的新兴技术和因素。

应用、频带和无线设备

应用包括汽车雷达、移动无线端点（即向移动终端用户传送信号）和固定无线端点（例如向家庭和企业等固定位置传送数据）。它们都通过无线集线器与无线终端用户设备通信；集线器可以通过光纤或无线回程连接到主网络。当集线器间隔较近时，回程链路将具有较短的距离和较低的数据容量：这称为无线前端传，这种链路需要前端和后端收发器。

现在或将来用于这些的频带包括亚6GHz、28GHz和39GHz，这些是当前5G硬件的一部分。其他已分配用于无线通信和/或雷达或感兴趣的频带包括~75-85 GHz、~90-95 GHz、~135-175 GHz和210-310 GHz。

频带选择

在汽车雷达中，较短的波长为给定的雷达天线阵列区域提供了更好的角度分辨率。改进的角度分辨率可以更好地识别重要的相邻物体，例如，停在桥下的摩托车手，或站在道路旁的一些行人。因此，如果IC和封装工作良好且成本低，则需要更高的载波频率。虽然增加载波频率会增加最坏情况下的大气衰减，但汽车雷达不需要在很长的范围内工作。例如，当汽车以67英里/小时的速度行驶时，300米范围的雷达将提供10秒的危险警告。在如此短的范围内，甚至可以适应极端降雨的衰减；此外，即使雷达能让驾驶员看到前方，也可以允许雷达距离在极端天气下减小，因为如果在极端天气中以67英里/小时的速度行驶，是无法安全控制汽车的。

更高的载波频率也使MIMO系统更小，因此更易于部署。MIMO系统使用多个天线来辐射多个独立的信号波束，每个波束携带单独的数据。无线电频谱被多次重复使用，在给定的分配带宽中支持更大的容量。在MIMO集线器中，阵列宽度随频率的倒数而变化。在MIMO回程和端点链路中，MIMO阵列长度随频率的平方根倒数而变化；更高的频率使得高容量MIMO系统更紧凑，因此更实用。

在无线通信中，政府可能会在更高的频率上分配更多的频谱，因为那里有更多的可用频谱。分配的频谱越宽，在给定的功率效率下可行的数据传输速率就越大：更复杂的调制允许在给定带宽内更快的数据传输，但我们必须使辐射的功率以指数方式增加。

高频系统的缺点包括发射器和接收器IC的成本更高、性能更差、最坏情况下的大气衰减减小范围增加、发射器和接收器之间的物体（包括树叶和树木）阻挡波束的可能性更大。

由于大气衰减较大，高频系统通常支持较短的传播范围。湿热天气中的水蒸气衰减在300GHz以上变得极端。在300GHz以上运行的系统必须是极短的距离，必须避开世界上炎热潮湿的天气，或者必须在较高的海拔运行，避免空气及其湿气。

高频无线信号更容易被阻断。在距离接收器距离R处的目标，即第一菲涅耳区区域，将阻挡大部分功率。这种堵塞可能发生在离散物体上，也可能发生在许多小物体的共同作用下，例如，树木上的树叶导致光束堵塞。高频信号更容易被阻断。

汽车雷达载频的选择

鉴于汽车雷达不需要支持超长距离，增加大气衰减并不是一个实质性的缺点。更高频率的系统提供更好的角度分辨率，但IC和封装性能较差（和/或更昂贵）。75GHz频带的汽车雷达如今已广泛销售。140GHz汽车雷达在低成本生产CMOS和高容量SiGe BiCMOS技术中很容易实现；200GHz似乎是当今低成本大众市场IC技术的上限。

考虑到进一步提高角分辨率的潜力，200 GHz以上（可能高达300 GHz）的汽车雷达系统可能具有商业价值。这将需要使用功率增益截止频率（500-600 GHz）高于当前大容量CMOS和SiGe BiCMOS技术的~300 GHz的半导体技术。已在低容量实验室和/或导频线工艺中证明了700GHz（SiGe HBT）、1100GHz（InP HBT）和1500GHz（InP-HEMT）的功率增益截止频率。200 GHz以上的汽车雷达系统的大规模生产需要将其中一种材料用于高产量、低成本的制造。异构集成技术可能是一个有利的解决方案，因为它将允许这样的收发器仅使用先进高频IC的非常小的管芯来构建，而绝大多数IC区域是VLSI CMOS。

无线通信载波频率的选择

随着5G系统的出现，公众可以使用28GHz和39GHz收发器的手机。然而，在2020-2022年期间，全球范围内此类硬件的采用一直缓慢。这可能不仅仅反映了高容量无线市场的缓慢发展，它也反映了高频传播的基本困难。

移动无线端点将集线器连接到手机。这些链接的路径随着用户的移动而变化很大，因此可能会因阻塞而丢失路径。这是高频系统的高路径损耗和高阻塞概率带来最大困难的应用。尽管28GHz和39GHz系统的商业部署正在进行，但未来的移动无线终端链路可能会迁移到较低的频率，在当前的亚6GHz和28GHz频带之间，以最小化路径损耗和波束阻塞概率。为了以较低的载波频率提供所需的容量，因此需要较低的带宽，将需要大规模MIMO。因此，未来十年移动无线终端的一条路径是微波大规模MIMO。另一方面，28GHz和39GHz的缓慢采用可能仅仅反映了无线数据传输市场的缓慢增长。如果是这样，随着28GHz和39GHz的容量耗尽，在未来十年，移动无线终端可能会迁移到70-75GHz，甚至可能迁移到135-145GHz。

对于移动终端，载波频率的选择很大程度上取决于市场增长。如果信息密度（Gb/s/平方公里）较低，则无线集线器应间距较大，以保持基础设施成本较低。如果信息密度很高，蜂窝区域（即中心间距）将减少，以减少每个中心的总数据容量。然后，集线器和用户之间的传播距离变小，高大气衰减和更大的波束阻塞概率成为高频系统不太严重的限制。

无线回程和前端将集线器连接到互联网主干。低频系统提供更大的范围，更高频率的系统可以提供更大的容量，这既来自于更多的可用频谱，也来自于能够支持更小维度阵列中的MIMO。考虑到上述降雨衰减的频率依赖性，在未来十年中，提供超过1公里范围的系统将很可能使用<35 GHz的载波频率，随着频率的降低，范围将增加；则可行的数据速率为10Gb/s或更低。75、140、210或甚至280 GHz的系统可以支持100-1000 Gb/s的数据速率，但超过700 m的范围将很难支持。由于传播路径是已知的，所以在这样的系统中光束阻塞问题较小。固定无线端点将使用类似于前端传输的硬件和部署，但每个端点链路所需的容量将小于后端链路。28、39、75，甚至140 GHz的载波频率是可行的；即使是75GHz频带也应足以提供>50 Gb/s/链路，足以满足未来十年许多固定目的地的需求。

IC技术

射频优化的大规模生产CMOS VLSI技术今天提供300GHz的功率增益截止频率。CMOS晶体管噪声系数和CMOS晶体管RF输出功率足以支持100GHz以下的高性能RF/无线移动收发器。对于工作在100GHz以下的集线器和回程收发器，CMOS芯片组可以补充GaN HEMT或SiGe HBT功率放大器。在100-160 GHz之间，CMOS IC的性能足以用于较短距离的链路。将CMOS与InP HBT、SiGe HBT或GaN HEMT功率放大器或InP HEMT低噪声放大器结合将允许更大范围或更高容量的链路。

大规模生产的SiGe BiCMOS具有类似于CMOS的截止频率，高性能SiGe HBT已被报道为实验室演示或试点生产技术。随着这些过渡到大规模生产，更高频率的系统将在硅技术中变得可行。

InP HBT技术目前已在小批量试生产中建立，可轻松实现100-300 GHz功率放大器的创纪录功率和效率。如果市场需求能够支撑这样做的成本，InP HBT技术的生产版本可能会出现。

InP HEMT技术目前已在军事和科学应用的小批量试生产中建立，是迄今为止任何频率下噪声系数最低的晶体管技术。如果市场需求能够支撑这样做的成本，InP HEMT技术的生产版本可能会出现。

在100GHz以下，GaN HEMT技术提供了创纪录的RF输出功率和效率。全世界都在进行研发工作，以扩展和提高GaN HEMT作为100GHz以上高效功率技术的性能。

封装技术

目前已经开发出使用倒装芯片键合和Cu螺柱的IC插入器接口，用于将微处理器连接到存储器和其他数字IC。高密度铜柱倒装芯片技术即使在DC-300GHz上也表现良好。因此，这为无线系统提供了极好的基线封装技术。

用于支持高效天线和低损耗传输线的无线系统（尤其是30-300GHz）的封装也需要至少一个低介电常数材料平面。封装的介电材料必须具有高导热性，以支持IC和功率放大器晶体管的散热，或者必须提供密集的散热孔阵列。通常，封装必须同时支持高密度、低介电常数和高导热性。

在未来十年中，许多无线系统将集成CMOS发射器和接收器IC，这些IC与非常小的非CMOS（SiGe HBT、InP HBT、In P HEMT、GaN HEMT）功率放大器和低噪声放大器IC紧密集成。该组件必须支持这些组件的密集集成、适当的热管理和适当的高频连接。在高频阵列中，封装设计变得更加困难，其中RF信道和天线通常必须以半波长横向（水平）间距放置。在固定基础设施收发器中，例如用于集线器和前向和回程收发器的收发器，所需的垂直波束转向范围大大小于180度，因此，尽管阵列元件横向间距可以被限制为半波长，但阵列元件垂直间距可以是几个波长。由于每个RF通道的可用面积更大，对封装集成密度和热密度的要求有所放松。

相关技术：无线电处理器

具有GHz带宽和低延迟要求的大型阵列系统的信号处理产生了一些独特和极端的处理需求。在许多情况下，这些处理器可能需要针对其需求进行优化，并且可能不同于常规高性能计算甚至GPU/AI工作负载所需的处理器。我们将参考第10章的工作，但也将跟踪这些高性能GHz带宽系统的具体发展。

审核编辑：汤梓红