FPGA设计工程师努力的方向？数字IC设计师常见面试题！

1.FPGA设计工程师努力的方向？
SOPC、高速串行I/O、低功耗、可靠性、可测试性和设计验证流程的优化等方面。
随着芯片工艺的提高，芯片容量、集成度都在增加，FPGA设计也朝着高速、高集成度、低功耗、高可靠性、高可测、可验证性发展。

2.FPGA设计中对时钟的使用？
FPGA芯片有固定的时钟路径，这些路径能有效减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候，一般不允许对时钟进行逻辑操作，这样不仅会增加时钟的偏差和抖动，还会使时钟带上毛刺。一般的处理方法是采用FPGA芯片自带的时钟管理器如PLL、DLL或DCM，或者把逻辑转换到触发器的D输入（这些也是对时钟逻辑操作的替代方案）。

3. FPGA设计如何实现同步时序电路的延时？
异步电路一般是通过加buffer、两级与非门等来实现延时，但这是不适合同步电路实现延时的。在同步电路中，对于比较大的和特殊要求的延时，一般是通过高速时钟产生计数器，通过计数器来控制延时，对于比较小的延时，可以通过触发器打一拍，不过这样只能延迟一个时钟周期。

4. FPGA中可以综合实现为RAM、ROM、CAM的是那种资源及其注意事项？
三种资源：BLOCK RAM，触发器（FF）、查找表（LUT）
5. HDL语言的层次概念？
HDL语言是分层次的、类型的，最常用的层次概念有系统与标准级、功能模块级、行为级、寄存器传输级、门级。系统级、算法级、RTL级（行为级）、门级、开关级。

扫描二维码获取

更多精彩

FPGA设计论坛

有你想看的精彩 至芯科技-FPGA就业培训来袭！你的选择开启你的高薪之路！3月28号北京中心开课、欢迎咨询！ 英特尔走向Fabless的可能性分析 简谈：基于FPGA 的CRC校验码生成器 详细分析：电容器的四个典型应用电路图

欢迎关注至芯科技

至芯官网：www.zxopen.com

至芯科技技术论坛：www.fpgaw.com

至芯科技淘宝网址：

https://zxopen.taobao.com

至芯科技FPGA初级课程（B站）：

https://space.bilibili.com/521850676

至芯科技FPGA在线课程（腾讯课堂）：

https://zxopenbj.ke.qq.com/

至芯科技-FPGA 交流群(QQ)：282124839

更多资料下载欢迎注册http://www.fpgaw.com

扫码加微信回复加群

邀请您加入FPGA学习交流群

欢迎加入至芯科技FPGA微信学习交流群，这里有一群优秀的FPGA工程师、学生、老师、这里FPGA技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧！

---

原文标题：FPGA设计工程师努力的方向？数字IC设计师常见面试题！

文章出处：【微信公众号：FPGA设计论坛】欢迎添加关注！文章转载请注明出处。