在vivado中的Settimg中,Target language可以选择verilog,也可以选择vhdl,该选项意味着在生成新的文件或ip时,默认的语言是什么,但实际上在使用时可以混用verilog和vhdl,两种语言的文件和模块可以相互调用,相互嵌套,只要保证在例化的时候接口一致就行。
但最近在检查一个老项目时发现一个相互调用的问题。个别老的项目在项目开发完并且性能稳定后,为了保证移植的便利性,将算法模块进行封装,变成.ngc文件,该做法也可以防止其他人对里面的代码进行更改,也对算法是一种保护。
但最近我发现某算法模块是用vhd开发并封装的,使用verilog例化该算法模块并调用该ngc文件时,会报错,verilog无法直接调用vhdl的ngc文件。
后来想到一个方法:
在中间再嵌套一级vhdl模块进行透传。具体做法即新建一个vhdl模块,例化ngc模块并进行调用,然后再使用verilog模块对新的vhd模块进行例化,间接对ngc进行调用,该方法亲测可行。
审核编辑:刘清
-
Verilog
+关注
关注
28文章
1352浏览量
110524 -
Vivado
+关注
关注
19文章
815浏览量
66962
原文标题:verilog不能直接调用vhdl的ngc文件的解决办法
文章出处:【微信号:FPGA通信小白成长之路,微信公众号:FPGA通信小白成长之路】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
用VHDL调用verilog时遇到一个神奇的问题
verilog VHDL 读文件问题
在verilog中调用VHDL模块
在verilog中调用VHDL模块
使用12.4生成的ngc文件可以与更新的工具集一起使用吗?
Vivado 2015.2如何生成设计的.NGC文件?
VHDL和Verilog HDL语言对比
VHDL,Verilog,System verilog比较
Verilog HDL语言的文件调用问题:include使用方法介绍
![<b class='flag-5'>Verilog</b> HDL语言的<b class='flag-5'>文件</b><b class='flag-5'>调用</b>问题:include使用方法介绍](https://file1.elecfans.com//web2/M00/A6/5C/wKgZomUMPSCACzL6AAANVCYjrJc820.jpg)
vhdl转换为verilog_VHDL和Verilog谁更胜一筹
![<b class='flag-5'>vhdl</b>转换为<b class='flag-5'>verilog_VHDL</b>和<b class='flag-5'>Verilog</b>谁更胜一筹](https://file.elecfans.com/web1/M00/C4/CD/o4YBAF9EZuiANxMGAAC8HC32LZU246.jpg)
Verilog到VHDL转换的经验与技巧总结
![<b class='flag-5'>Verilog</b>到<b class='flag-5'>VHDL</b>转换的经验与技巧总结](https://file1.elecfans.com/web2/M00/DE/3D/wKgZomYuG7mAWylvAAAdzOmc3n4897.jpg)
评论