在vivado中的Settimg中,Target language可以选择verilog,也可以选择vhdl,该选项意味着在生成新的文件或ip时,默认的语言是什么,但实际上在使用时可以混用verilog和vhdl,两种语言的文件和模块可以相互调用,相互嵌套,只要保证在例化的时候接口一致就行。
但最近在检查一个老项目时发现一个相互调用的问题。个别老的项目在项目开发完并且性能稳定后,为了保证移植的便利性,将算法模块进行封装,变成.ngc文件,该做法也可以防止其他人对里面的代码进行更改,也对算法是一种保护。
但最近我发现某算法模块是用vhd开发并封装的,使用verilog例化该算法模块并调用该ngc文件时,会报错,verilog无法直接调用vhdl的ngc文件。
后来想到一个方法:
在中间再嵌套一级vhdl模块进行透传。具体做法即新建一个vhdl模块,例化ngc模块并进行调用,然后再使用verilog模块对新的vhd模块进行例化,间接对ngc进行调用,该方法亲测可行。
审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
原文标题:verilog不能直接调用vhdl的ngc文件的解决办法
文章出处:【微信号:FPGA通信小白成长之路,微信公众号:FPGA通信小白成长之路】欢迎添加关注!文章转载请注明出处。
相关推荐
Verilog和VHDL之间的区别将在本文中通过示例进行详细说明。对优点和缺点的Verilog和VHDL进行了讨论。
发表于 12-20 09:03
•2943次阅读
工程中使用到了一个verilog写的模块,我一直用VHDL,把它调用进来,编译,仿真都可以跑,就送仿真结果不对。单独用VHDL编写一个仿真程序来测试,结果又是对的,仔细检查功能,仍找不
发表于 01-14 14:15
1.我想使用Verilog写一个读文件的模块,接口规划如下:module read_file_v #(parameter SIZE= 8)(input clk,input resetn,input
发表于 01-14 22:31
郁闷了,表示只看过VHDL语法但没写过。暂且不说VHDL模块的内容,我应该如何在测试平台中例化它并对它进行测试呢?稍微查了一下,其实很简单,只要把VHDL中的组件名、端口统统拿出来,按照ver
发表于 07-03 12:58
郁闷了,表示只看过VHDL语法但没写过。暂且不说VHDL模块的内容,我应该如何在测试平台中例化它并对它进行测试呢?稍微查了一下,其实很简单,只要把VHDL中的组件名、端口统统拿出来,按照ver
发表于 07-09 01:14
亲爱的会员;我目前的设计使用microblaze和各种其他vhdl块(其中一些是ngc文件),我使用Xilinx工具12.4映射到我的SP605开发板。如果我想使用更新版本的Xilinx工具,应该
发表于 06-10 14:46
我从Xilinx Vivado 2015.2生成了一个FIFOIP。但我无法在Xilinx ISE 14.7中看到合成设计所需的.NGC文件。如何生成设计的.NGC
发表于 04-24 09:40
VHDL和Verilog HDL语言对比
Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言,并且都已成为IEEE标准。VHDL
发表于 02-09 09:01
•1w次阅读
本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别 As the number of enhancements
发表于 01-17 11:32
•0次下载
本文简单介绍在使用Verilog HDL语言时文件的调用问题之include使用方法介绍及举例说明,详见本文...
发表于 01-24 14:40
•6719次阅读
VHDL与Verilog互转的软件,
X-HDL v4.21 Crack.zip
发表于 06-03 16:16
•10次下载
今天给大家分享一个VHDL和Verilog的工具。很多新手初次学习FPGA都曾遇到过一个问题:是学Verilog OR VHDL?
发表于 08-25 09:22
•6660次阅读
1、 关于如何在VHDL模块调用一个Verilog模块 在VHDL模块声明一个要与调用的Verilog
发表于 04-30 14:06
•1w次阅读
Windows+Linux+MacOS,并且源代码开源。通过tb文件可以生成对应的仿真波形数据文件,通过GTKWave可以查看仿真波形图,支持将Verilog转换为VHDL
发表于 07-27 09:16
•5249次阅读
Verilog与VHDL语法是互通且相互对应的,如何查看二者对同一硬件结构的描述,可以借助EDA工具,如Vivado,打开Vivado后它里面的语言模板后,也可以对比查看Verilog和VHD
发表于 04-28 17:47
•2068次阅读
评论