0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

技术预测:2040年晶圆厂工艺

jf_01960162 来源:jf_01960162 作者:jf_01960162 2023-04-07 10:37 次阅读

引言

到 2030 年,半导体在更多市场的大规模扩散以及这些市场中的更多应用预计将推动该行业的价值超过1万亿美元。但在接下来的17年里,半导体的影响力将远远超出这个数字,从而改变人们的工作方式,他们如何沟通,以及他们如何衡量和监控他们的健康和福祉。芯片将成为使能引擎,需要对新技术、材料和制造工艺进行大量投资,从领先节点到可以以新方式利用的成熟工艺。

但是如何继续构建它们将需要对每个制造和包装过程进行实质性改变。总的来说,这些创新分为四个不同的领域:(1)使图案化更具成本效益;(2)通过新材料和混合键合实现更快的互连;(3)在运行测试晶圆之前更好地建模以模拟流程和系统,以及为更小、更便宜、更快的电子产品有效集成不同的芯片功能。

为了将异构小芯片集成到一个通用封装中,我们确保从材料选择到设计到设备架构、集成和封装的一切都针对最终终端应用进行了优化——我们称之为全堆栈方法。但最显着的转变是由于先进封装方法作为设备性能的主要驱动力而发生的。尽管这种趋势在几十年前随着 TSV和倒装芯片封装的突破而开始,但多小芯片封装正开始从高端应用转向更主流的应用。(江苏英思特半导体科技有限公司

材料变化

在台积电、三星英特尔继续追求3nm、2nm和1.x nm 技术节点的同时,主流晶圆厂和装配线的晶体管和封装级别将发生几项技术转变,并结合新的材料、工艺和数据分析以满足所有路线图。组装和测试平台的关键驱动力是消费和移动产品射频前端模块、电动汽车的功率包和光学器件的联合封装,因为数据服务器的功率预算,共同封装的光学器件将光学引擎和ASIC开关之间的电气接口长度减少到只有几毫米。此外,这解决了减少能源的需求,并减少了与从电信号中提取时钟和数据相关的延迟。(江苏英思特半导体科技有限公司)

__光刻 __

光刻单元及其支持的光刻胶轨道和计量工具基础设施是工厂的焦点。一旦晶圆被图案化,它们就会进入下一步(沉积、蚀刻、离子注入等),但随后返回光刻以对下一个掩模级进行图案化,这个过程会重复,直到晶圆离开晶圆厂。

使用极紫外(EUV) 扫描仪进行图案化才刚刚开始投入生产。光刻的成本变得更加天文数字,因此每个人都必须变得更有创意。关键故障模式之一是随机缺陷。人们经常谈论的随机指标正变得越来越成为产量驱动因素,因此您必须在按层、按客户或两者的过程目标方面做好其他一切。对于客户和供应商而言,流程集成都更具挑战性,因为要拥有一种实际上可以在该特定层提供绝对最佳结果的产品。一旦 EUV 功能启动并运行,它将采用双重图案化和四重图案化方法,以将特征分辨率进一步扩展到 20nm 以下。之后是高 NA EUV,在 2025 年到 2027 年的某个时间段内,数值孔径从 0.33 跃升至 0.55。

1680834762479kvxtwwvffa

图 1:路线图上的里程碑包括 2024 年的纳米片晶体管和 2032 年的 CFET。金属间距可能以 12-16 纳米为基准。

器件趋势

制造方法和技术的持续进步对于实现和进一步扩展下一代环栅 (GAA) 晶体管、DRAM 架构和如今包含 200 多个层的 3D NAND 器件至关重要。

虽然逻辑推动了最先进的晶体管结构,但3D NAND是许多蚀刻和填充工艺的技术驱动力。在这些蚀刻应用中可以发现半导体行业中一些最深刻的挑战,而缩放意味着它们将变得更加困难。在生产中,这意味着将特征蚀刻到数微米的深度,同时在数十亿个这些特征上完美匹配晶圆上的结果,关键的蚀刻能力需要先进的均匀性和蚀刻轮廓控制,这由公司的数据智能平台管理。蚀刻机可以自适应以最大限度地减少工艺变化并最大限度地提高晶圆产量。

3D Imec 路线图中的晶体管

要求实现环栅 FET(纳米片晶体管)在 2024 年问世,随后是叉片FET在2028年问世,CFET可能在 2032 年问世(见图1)。当然,通道体厚度现在是水平的而不是垂直的,所以通道宽度可以通过光刻来调整。这有利于设计,意味着当我们蚀刻鳍片来制作纳米片时,它们实际上可以具有比具有相似有效通道宽度的(多鳍片)finFET更低的纵横比。即使我们仍然需要垂直鳍状蚀刻,蚀刻也不再产生主体厚度,因此不会产生阈值电压变化。虽然这是一个进化步骤,但它并非微不足道。

我们可以继续在与用于finFET的工艺流程非常相似的工艺流程中使用自对准源极/漏极和栅极触点,尽管硬掩模和覆盖层可能需要变得更加坚固以适应额外的蚀刻需要内垫片和其他工艺,纳米片结构还需要一些新的工艺模块,包括通道释放、内部间隔蚀刻和形成、底部隔离,以及更具挑战性的源/漏和通道选择性外延生长。一旦形成晶体管结构,以低电阻为重点的接触金属必须连接到较小的源极和漏极表面,需要控制源极和漏极硅化物的体积,同时降低肖特基势垒高度,以进一步降低接触电阻。(江苏英思特半导体科技有限公司)

江苏英思特半导体科技有限公司主要从事湿法制程设备,晶圆清洁设备,RCA清洗机,KOH腐殖清洗机等设备的设计、生产和维护。
审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50378

    浏览量

    421678
  • 半导体
    +关注

    关注

    334

    文章

    26995

    浏览量

    216103
  • 晶圆
    +关注

    关注

    52

    文章

    4837

    浏览量

    127768
收藏 人收藏

    评论

    相关推荐

    马斯克预测:成本将下降,2040人形机器人数量或超人类

    10月30日讯,在沙特阿拉伯举办的“未来投资倡议”大会上,埃隆·马斯克通过视频连线分享了他对人形机器人未来发展的独到见解。他预测,至2040,人形机器人的数量或将超越人类,全球范围内预计将有至少100亿台人形机器人投入使用。
    的头像 发表于 10-30 15:03 462次阅读

    Rapidus计划建设1.4nm工艺第二晶圆厂

    近日,日本先进芯片制造商Rapidus的社长小池淳义透露了一项重要计划。据日媒报道,小池淳义在陪同日本经济产业大臣武藤容治视察Rapidus正在北海道千岁市建设的2nm晶圆厂IIM-1时表示,若2nm制程的量产进展顺利,Rapidus计划进一步建设更为先进的1.4nm工艺
    的头像 发表于 10-28 17:17 258次阅读

    ubuntu上交叉编译rp2040

    连接到rp2040 ,所以使用另一块pico作为调试器,需要给pico调试器下载固件,也就是picoprobe 地址 https://github.com/Wiz-IO
    发表于 08-27 08:00

    台积电德国晶圆厂即将动工,预计2027底量产

    半导体行业的重大进展传来,台积电计划在德国德累斯顿的晶圆厂项目即将进入实质性建设阶段。据业内消息人士透露,台积电预计将于2024底正式动工建设这座备受瞩目的新晶圆厂,标志着公司在全球布局上的又一重要里程碑。
    的头像 发表于 07-27 14:38 903次阅读

    BiCMOS工艺制程技术简介

    按照基本工艺制程技术的类型,BiCMOS 工艺制程技术又可以分为以 CMOS 工艺制程技术为基础
    的头像 发表于 07-23 10:45 1932次阅读
    BiCMOS<b class='flag-5'>工艺</b>制程<b class='flag-5'>技术</b>简介

    pico-ice:RP2040 plus Lattice iCE40UP5K FPGA 开发板 介绍

    pico-ice是一个小型、低成本的开发板,带有Raspberry Pi Pico RP2040微控制器和 Lattice 半导体 iCE40UP5KFPGA 。它带有独立的闪存、低功耗SSRAM
    发表于 06-28 15:45

    台积电将建第3座晶圆厂 美国将提供66亿美元补贴

    亚利桑那州已经在建设2座晶圆厂,加上计划中的第3座晶圆厂,台积电预计在亚利桑那州总资本支出将超过650亿美元,换算下来约人民币4700亿。 台积电在美第一座晶圆厂Fab 21一期工程计划2025
    的头像 发表于 04-09 10:56 961次阅读

    创新高!2027300mm晶圆厂设备支出将达1370亿美元

    来源:SEMI,谢谢 编辑:感知芯视界 Link 近日,SEMI发布《300mm晶圆厂2027展望报告(300mm Fab Outlook Report to 2027) 》指出,由于内存市场复苏
    的头像 发表于 03-27 09:06 416次阅读

    全球知名晶圆厂的产能、制程、工艺平台对比

    台积电:13座晶圆厂(6/8/12英寸),产能1420万片/(12英寸),主要覆盖工艺节点(0.5µm~3nm),工艺平台覆盖逻辑、混合信号与射频、图像传感器、模拟与电源管理、嵌入式
    的头像 发表于 02-27 17:08 691次阅读
    全球知名<b class='flag-5'>晶圆厂</b>的产能、制程、<b class='flag-5'>工艺</b>平台对比

    蓝牙与高通探讨2024蓝牙音频发展预测

    近日,蓝牙技术联盟高级营销项目经理Mindy Dolan采访了高通公司产品营销高级总监Chris Havell。采访中,Chris Havell分享了高通对2024蓝牙音频发展的预测
    的头像 发表于 02-26 14:07 996次阅读

    中国成熟工艺芯片已遭美国“眼红”电子

    当然,中国大陆不是全球唯一产能扩产的地区。根据SEMI发布的最新《世界晶圆厂预测报告(SEMIWorldFabForecast)》,预计2024全球晶圆厂的产能将增长6.4%,突破每
    的头像 发表于 01-14 14:31 1355次阅读

    BD2040J50100AHF超低剖面巴伦变压器Anaren

    J50100AHF是批量生产制造的理想选择,使用性能高于陶瓷工艺和集总元件巴伦。BD2040J50100AHF的不平衡端口特性阻抗为50Ω和一个100Ω平衡端口特性阻抗。这种转换使单端信号能够使用于现代半导体芯片里的差分
    发表于 01-08 10:27

    台积电将在台新建2nm晶圆厂

    据悉,台积电打算在高雄楠梓园区新建五座晶圆厂,首座现已动工,预计首批机器将于2025前安装到位;同时,该园区内的第二座晶圆厂也将不久后开工。
    的头像 发表于 12-29 15:22 626次阅读

    今日看点丨高通骁龙 X Elite 芯片宣称多核性能比苹果M3高出 21%;传台积电将于20244月开始装备2nm晶圆厂

    积电N2(2nm)项目的重要进展,因为该公司从未公布过2nm晶圆厂的确切时间表。   据报道称,虽然只是象征意义,但设备的搬入是晶圆厂建设的一个重要里程碑,因为装备一个晶圆厂通常需要一
    发表于 12-18 11:25 755次阅读

    台积电即将宣布日本第二个晶圆厂项目,采用6/7nm制程

    目前台积电正迅速扩大海外生产能力,在美国亚利桑那州、日本熊本市建设工厂,并宣布了在德国建厂的计划。台积电在亚利桑那州第一座晶圆厂此前计划延期,预计2025上半年将开始量产4nm工艺;第二座
    的头像 发表于 11-23 16:26 539次阅读