0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性之反射(四)

CHANBAEK 来源:从狒狒进化到硬件工程师 作者:李晓晶 2023-04-15 16:05 次阅读

10 传输线中某一段传输线宽度和阻抗变化对反射的影响

现在的芯片管脚越来越多,管脚间距越来越小。有些走线即使想做阻抗控制,也受限于芯片管脚数和管脚间距,在芯片下方走线不得不变窄。当这些走线从芯片下方走出来后,宽度又会恢复到阻抗要求的值。如下图所示,黄色部分的走线是在SOC下方(红框中)走过,线宽比较窄。走出SOC之后(红框外面),走线变粗。在走线宽度变化点,就是阻抗突变点。

poYBAGQ6WneAdzZgAAEGAfgeExk026.png

走线变窄,阻抗变大。走线变宽,阻抗变小。

问题来了,多长的线段、多大的阻抗变化会造成信号完整性问题呢?针对这个问题,有三个因素影响信号完整性,这段阻抗突变走线的长度、阻抗突变的阻抗值、传输在这段走线上的信号上升时间。

(一)传输线阻抗偏差(阻抗突变)对信号的影响

上一篇提到过,希望反射信号(噪声)要小于电压摆幅5%。想达到这个目的,就需要保证传输线特性阻抗变化率小于10%。这也是为什么很多芯片的design guide中要求高速信号阻抗控制的公差是±10%的原因。

如下仿真电路,在源端和负载端之间有两段串联的传输线组成,即TL2和TL1。TL2类似上图中在芯片下方宽度较窄的走线。TL1类似红框外面,正常宽度(50R阻抗控制)的走线。通过仿真,调整TL2的阻抗,看看TL2的阻抗突变对信号有什么影响。首先将TL2的阻抗控制在50R±10%

poYBAGQ6WoeAbfblAABdhTNLKAE701.png

本仿真电路中,电压标准摆幅是1.35V(因为是LPDDR3),那么电压摆幅的±5%分别为

上限:1.35+1.35x5%=1.4175V

下限:1.35-1.35x5%=1.2825V

即信号振荡(包括振铃)不超过这两个限值即可。

如下为TL2传输线阻抗分别设置为55R,50R和45R时的仿真结果。可以看到TL2传输线阻抗控制在±10%时,虽然有振荡,仿真结果显示的电压摆幅都在1.35V的±5%之内。

poYBAGQ6WpKAGknnAAC0saZrfNQ599.png

接下来,如下图,将TL2传输线阻抗调大到50R±15%。

pYYBAGQ6WpmANl5nAAB_nyk4M-E716.png

可以看到TL2传输线阻抗为57.5R或者42.5R时,信号摆幅已经很接近1.35±5%的限值。考虑到实际的PCB生产中,实物并非如理论那般精确(例如理论上一条导线是根长方体,即上下一样宽。实际PCB生产时,一条导线的上边比下边窄,是一种梯形体)。实际信号摆幅很有可能会超过5%的限值。因此阻抗控制在Z0±10%之内,是我们在设计中要遵守的一个规则。

poYBAGQ6WqKAR7gWAACQLLU8ErI473.png

(二)有阻抗偏差的传输线长度对信号的影响

阻抗突变线(本文开头那张图,红色框中芯片下方,宽度变窄的走线)越短,反射对信号完整性的影响越小。那么问题是,这段走线多短,才不会影响信号完整性呢。和上一篇中提到的结果一样,当时延小于上升时间的20%时,反射几乎看不见。当时延超过上升时间的20%时,振铃就会明显了。因此当时延TD>Tr x 20%时,这段阻抗突变线对信号完整性的影响就比较大了。

例如某信号的上升时间是Tr(ns),某段走线的长度时L(in),因为针对FR4的走线,信号速度是6in/ns,信号延迟是TD,因此

pYYBAGQ6WqmAGU6BAAAe6J5h0CA347.png

经验结论是:即当走线长度L大于1.2倍的Tr时,这段走线会影响信号完整性。当走线长度L小于1.2倍的Tr时,这段走线对信号完整性的影响比较小。

如下是电路仿真,设置信号频率是200MHz

首先测量信号的上升时间(注:有些芯片的IBIS模型中会给出上升时间)。我使用的这颗芯片,是仿真软件自带的IBIS模型。在其中没有找到相关参数,因此我试着自己测量它的上升时间。按照10%~90%的电压振幅,测量上升时间如下图大约在195ps,即0.195ns

pYYBAGQ6WrOAF52yAAC9pbAi1CA685.png

按照经验公式,当TL2的长度L>信号上升时间的1.2倍时,即当TL2的长度达到0.234in时,这段阻抗突变的走线就会影响信号质量了。

本次仿真信号上升时间Tr=0.195ns,Tr的1.x倍如下:

Tr x 1=0.195

Tr x 1.1=0.214

Tr x 1.2=0.234

Tr x 1.3=0.253

设计仿真电路,调整TL2的长度,分别为0.195/0.214/0.234/0.253in,看看结果是什么。

pYYBAGQ6WryAP-mZAACRGBW7Cmk644.png

仿真结果如下:

poYBAGQ6WsiAXqBWAADbn43ZOuk401.png

按照要求,按照电压摆幅不能超过5%,

上限:1.35+1.35x5%=1.4175V

下限:1.35-1.35x5%=1.2825V

当TL2的长度是Tr上升时间的1.2倍时,仿真波形的电压摆幅已经很接近极限值。当TL2的长度是Tr上升时间的1.3倍时,仿真波形的电压摆幅超过极限值。

本文结论:因此针对本文的话题,传输线中某一段走线阻抗突变了,为了使这段阻抗突变走线不至于影响信号质量,需要:

(1)阻抗突变控制在目标阻抗的±10%以内

(2)阻抗突变的走线长度不超过信号上升时间的1.2倍,最好是阻抗突变的走线长度不超过信号上升时间的1倍。此处走线长度单位是in,信号上升时间单位是ns。

注:就我的理解(不一定准确),以上两个条件满足其中任何一个,都对信号质量有好的改善。当然两个都做到最好。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    38

    文章

    4118

    浏览量

    217918
  • 信号
    +关注

    关注

    11

    文章

    2779

    浏览量

    76616
  • 信号完整性
    +关注

    关注

    68

    文章

    1397

    浏览量

    95379
  • 管脚
    +关注

    关注

    1

    文章

    226

    浏览量

    31989
  • 传输线
    +关注

    关注

    0

    文章

    375

    浏览量

    23997
收藏 人收藏

    评论

    相关推荐

    信号完整性小结

    ://pan.baidu.com/s/1jG0JbjK信号完整性小结1、信号完整性问题关心的是用什么样的物理互连线才能确保芯片输出信号的原始
    发表于 12-12 10:30

    信号完整性(五):信号反射

    信号传播路径中阻抗发生变化的点,其电压不再是原来传输的电压。这种反射电压会改变信号的波形,从而可能会引起信号完整性问题。这种感性的认识对研
    发表于 05-31 07:48

    高速电路信号完整性分析应用篇

    高速电路信号完整性分析应用篇
    发表于 05-28 01:00 0次下载

    什么是信号完整性

    什么是信号完整性 信号完整性(Signal Integrity):就是指电路系统中信号
    发表于 06-30 10:23 5304次阅读
    什么是<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>

    信号完整性与电源完整性仿真分析

    为了使设计人员对信号完整性与电源完整性有个全面的了解,文中对信号完整性与电源完整性的问题进行了仿
    发表于 11-30 11:12 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>与电源<b class='flag-5'>完整性</b>仿真分析

    信号完整性分析

    本书全面论述了信号完整性问题。主要讲述了信号完整性和物理设计概论,带宽、电感和特性阻抗的实质含义,电阻、电容、电感和阻抗的相关分析,解决信号
    发表于 11-10 17:36 0次下载

    信号完整性原理

    介绍信号完整性个方面,EMI,串扰,反射,电源等。
    发表于 08-29 15:02 0次下载

    信号完整性简介及protel信号完整性设计指南

    信号完整性(Signal Integrity Signal Integrity,简称SI SI)是指在信号线上的信号质量。差的信号
    发表于 11-16 13:24 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介及protel<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>设计指南

    信号完整性的“反射”的心路历程

    我们在介绍信号完整性的时候通常会说“当传输延时大于六分之一的信号的上升时间时,需要考虑信号完整性问题”,于是乎教科书里面都会配上一副类似于这
    的头像 发表于 04-13 09:46 2716次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>的“<b class='flag-5'>反射</b>”的心路历程

    信号完整性系列信号完整性简介

    本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?
    的头像 发表于 01-20 14:22 1438次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b><b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介

    信号完整性系列信号完整性简介”

    本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?
    发表于 01-23 08:45 28次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b>“<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介”

    信号完整性与电源完整性的仿真

    信号完整性与电源完整性的仿真(5V40A开关电源技术参数)-信号完整性与电源完整性的仿真分析与设
    发表于 09-29 12:11 91次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>与电源<b class='flag-5'>完整性</b>的仿真

    信号完整性反射(一)

    信号沿互连线传播时,如果感受到的瞬态阻抗发生变化,则一部分信号反射回源端,另一部分信号发生失真并且继续向负载端传输过去。这是单一信号网络中
    的头像 发表于 04-15 15:50 2012次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b><b class='flag-5'>之</b><b class='flag-5'>反射</b>(一)

    信号完整性分析科普

    小的成本,快的时间使产品达到波形完整性、时序完整性、电源完整性的要求;我们知道:电源不稳定、电源的干扰、信号间的串扰、信号传输过程中的
    的头像 发表于 08-17 09:29 5887次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>分析科普

    串扰和反射影响信号完整性

    串扰和反射影响信号完整性  串扰和反射是影响信号传输完整性的两个主要因素。在深入讨论之前,首先
    的头像 发表于 11-30 15:21 505次阅读