0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

LVPECL配置方式介绍

CHANBAEK 来源:好奇拆解师 作者:好奇拆解师 2023-04-20 11:37 次阅读

前一篇文案介绍了LVDS,本篇介绍LVPECL(Low Voltage Positive Emitter Coupled Logi) 低压正射极耦合逻辑, 源自发射极耦合逻辑(ECL),采用正电源

输入是具有高输入阻抗的电流开关差分对。

输出由差分对放大器组成,驱动一对射极跟随器。如下:

缺点是功耗相对较高以及有时需要提供单独的终接电压轨

技术能实现超过10Gbps的高数据率。

pYYBAGRAs3eAOzJWAAD2miMiwMU153.jpg

LVPECL输入与输出端功能框图

1.LVPECL内部工作原理

LVPECL差分输出端分别50Ω传输阻抗至Vcc-2V和输出总线OUT + / OUT-输出为中间电平为:Vcc-1.3V,导致近似的直流电流为14mA。

2.LVPECL端接匹配网络

最简单的LVPECL匹配方式就是在接收器的输入侧需要一个参考电压:Vcc-2V,如下

poYBAGRAs3iAF9J8AAC1vFGtpWs797.jpg

典型配置方式

额外的电源需求会增加电路的复杂度和成本,本案介绍几种常用端接方式(参见:浅谈LVDS、CML、LVPECL三种差分逻辑电平之间的互连-电子发烧友),如下为推荐

pYYBAGRAs3mAAgAgAACqcueM0L0795.jpg

直流耦合三电阻方式

R1=140~200欧姆(Vcc:3.3V),R1=270~330欧姆(Vcc: 5V),R2=100欧姆。R1为输出门提供偏置电流,R2为交流信号提供匹配。输入门的直流电平偏置直接利用输出门的直流电平(Vcc-1.3V),并不需要外来的上下拉电阻来提供。R2一个电阻必须放在离输入门比较近的地方,R1放置的地方可以比较随便。

poYBAGRAs3qAAbiYAACiQ2AgIzg048.jpg

交流耦合

R1=140~200欧姆,属于直流偏置电阻。C1为耦合电容,可以放在线上的任何一个地方。R4=100欧姆,属于交流匹配电阻,一定要放在末端。R2、R3为K级别的电阻,必须满足R3/(R2+R3)=(VCC-1.3V)/VCC的比值就可以了,这两个电阻是为输入端提供直流电平,所以对PCB上的位置没有特殊要求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 放大器
    +关注

    关注

    143

    文章

    13522

    浏览量

    212849
  • lvds
    +关注

    关注

    2

    文章

    1028

    浏览量

    65615
  • 射极跟随器
    +关注

    关注

    1

    文章

    54

    浏览量

    15145
  • LVPECL
    +关注

    关注

    2

    文章

    27

    浏览量

    17911
  • 耦合电容
    +关注

    关注

    2

    文章

    154

    浏览量

    19767
收藏 人收藏

    评论

    相关推荐

    简谈PCIe的软件配置方式

    大家好,又到了每日学习的时间了,今天我们来聊一聊PCIe的软件配置方式。 关于PCIe的软件配置和初始化 PCIe设计出来考虑了和pci兼容问题。所以PCIe的软件配置
    的头像 发表于 07-29 09:26 7686次阅读
    简谈PCIe的软件<b class='flag-5'>配置</b><b class='flag-5'>方式</b>

    LVDS、CML、LVPECL不同逻辑电平之间的互连(二)

    本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。 下面详细介绍第二部分:不同逻辑电平之间的互连。 1、LVPECL的互连 1.1、
    的头像 发表于 12-20 11:49 2.4w次阅读
    LVDS、CML、<b class='flag-5'>LVPECL</b>不同逻辑电平之间的互连(二)

    LVPECLLVPECL之间是如何进行连接的?LVPECL到CML的连接?

    LVPECLLVPECL的连接,分为直流耦合和交流耦合两种形式。
    的头像 发表于 08-28 15:32 2534次阅读
    <b class='flag-5'>LVPECL</b>与<b class='flag-5'>LVPECL</b>之间是如何进行连接的?<b class='flag-5'>LVPECL</b>到CML的连接?

    LVPECL驱动器终端设计介绍

    LVPECL(低压正射极耦合逻辑)是一种输入输出(I/O)技术,从半导体工艺无法集成高性能P 型设备与高性能N 型设备起就已出现。因此,在随后的HCSL 和LVDS等高速接口中,需要外部无源器件来
    发表于 07-08 07:05

    如何将Virtex 5 LVPECL_25连接到另一个设备的3.3v lvpecl

    如何将Virtex 5 LVPECL_25连接到另一个设备的3.3v lvpecl?谢谢!
    发表于 06-12 09:07

    如何使用BLVDS或其他驱动Kintex LVPECL输入的方法的信息?

    我正在哀悼7系列设备上LVPECL支持的消亡。我有一个需要360MHz LVPECL输入时钟的DAC。 Kintex LVDS(247mV,min)不具备LVPECL(500mV,min)所需的差分
    发表于 07-19 14:43

    LVPECL终端的设计考虑因素有哪些?

    请问LVPECL终端的设计考虑因素有哪些?
    发表于 04-13 06:00

    如果ad9680的clk和sysref信号采用lvpecl格式输入,交流耦合的话前端网络如何设计?

    请问一下如果ad9680的clk和sysref信号采用lvpecl格式输入,交流耦合的话前端网络如何设计。查看官方文档发现只介绍了cml和lvds的交流耦合模式,并没有提到lvpecl的交流耦合问题,希望版主或者设计过的大能给解
    发表于 12-06 06:31

    STM32F103封装方式与功能配置

    本文介绍STM32F103封装方式和STM32F103管脚功能的配置
    发表于 08-03 17:44 2.1w次阅读
    STM32F103封装<b class='flag-5'>方式</b>与功能<b class='flag-5'>配置</b>

    AD级联的工作方式配置和AD双排序的工作方式配置详细说明

    本文档的主要内容详细介绍的是AD级联的工作方式配置和AD双排序的工作方式配置详细说明
    发表于 12-23 08:00 2次下载
    AD级联的工作<b class='flag-5'>方式</b><b class='flag-5'>配置</b>和AD双排序的工作<b class='flag-5'>方式</b><b class='flag-5'>配置</b>详细说明

    智能硬件产品有哪些_智能硬件网络配置方式

    本文主要介绍了智能硬件产品及智能硬件网络配置方式
    发表于 04-28 16:04 3696次阅读

    设计LVPECL终端需要考虑那些原因

    LVPECL(低压正射极耦合逻辑)是一种输入输出(I/O)技术,从半导体工艺无法集成高性能P 型设备与高性能N 型设备起就已出现。因此,在随后的HCSL 和LVDS等高速接口中,需要外部无源器件来
    发表于 09-30 10:44 0次下载
    设计<b class='flag-5'>LVPECL</b>终端需要考虑那些原因

    HMC6832a_LVPECL IBIS Model

    HMC6832a_LVPECL IBIS Model
    发表于 03-11 15:21 1次下载
    HMC6832a_<b class='flag-5'>LVPECL</b> IBIS Model

    FPGA有哪些主要配置方式

    最近完成了Arria10的原理图设计,想做一些记录,下面是关于FPGA配置的一些方式。 MSEL 将 MSEL 管脚直接连接到VCCPGM 或 GND,不需使用任何的上拉或下拉电阻,即可选择出所需
    的头像 发表于 03-12 16:26 1.3w次阅读
    FPGA有哪些主要<b class='flag-5'>配置</b><b class='flag-5'>方式</b>?

    HMC6832a_LVPECL IBIS模型

    HMC6832a_LVPECL IBIS模型
    发表于 06-01 11:26 1次下载
    HMC6832a_<b class='flag-5'>LVPECL</b> IBIS模型