0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

HCSL与LP-HCSL的比较分析

CHANBAEK 来源:好奇拆解师 作者:好奇拆解师 2023-04-20 11:39 次阅读

HCSL(HCSL--High−speed Current Steering Logic)一般用于PCIE参考时钟的电平类型,根据规范需要下拉电路,如下图HCSL之间的DC耦合。HCSL为电流输出驱动,输出结构由通常通过50Ω电阻器接地的15 mA开关电流源驱动。 标称信号摆幅为750 mV。

pYYBAGRAs_aAcaXcAAEg1FHquL8731.jpg

HCSL规范

poYBAGRAs_eARZWCAABMDm4AbM8044.jpg

HCSL输入输出拓扑

1-HCSL端接匹配

HCSL接口通常以50Ω负载源极端接,其中Rs大小一般为33Ω,匹配50Ω阻抗。 一般在输出端位置。驱动器本身具有17欧姆的输出阻抗,所以,需要串联一个33欧姆的电阻,以获得与50欧姆传输线的匹配。对于传统的HCSL,为了避免出现过度的振铃,串联电阻RS是必须要的。

pYYBAGRAs_iAD0sMAAHFMVuPuCw104.jpg

2-LP-HCSL比较

LPHCSL(Low-Power HCSL)是为了降低传统的HCSL驱动器的功耗而开发的。采用推-拉(push-pull)电压驱动,电流消耗大约4到5mA。

poYBAGRAs_iAZcQmAADXufQHNGU317.jpg

pYYBAGRAs_qAWVxgAAFB4jM_th0091.jpg

LP-HCSL输出功能与幅值对比

HCSL与LP-HCSL端接方式:

LP-HCSL直连即可,少了四个电阻效率高,速度快,支持AC耦合。

poYBAGRAs_qAdeiXAACJstCLj4w239.jpg

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 驱动器
    +关注

    关注

    52

    文章

    8156

    浏览量

    146018
  • 电阻器
    +关注

    关注

    21

    文章

    3760

    浏览量

    62042
  • 耦合
    +关注

    关注

    13

    文章

    578

    浏览量

    100797
  • 接口
    +关注

    关注

    33

    文章

    8497

    浏览量

    150835
  • 时钟
    +关注

    关注

    10

    文章

    1720

    浏览量

    131364
收藏 人收藏

    评论

    相关推荐

    SiTime差分晶振的LVDS、LVPECL、HCSL、CML模式相互转换过程介绍

    差分晶振一般用在高速数据传输场合,常见的有LVDS、LVPECL、HCSL、CML等多种模式。这些差分技术都有差分信号抗干扰性及抑制EMI的优点,但在性能、功耗和应用场景上有很大的区别。下图
    发表于 10-27 15:59 7936次阅读

    替代PI6C557-05B,RS2CG5705B支持PCIe3.0之4HCSL输出的时钟生成器

    RS2CG5705B是一款符合PCI Express 3.0和以太网要求的扩频时钟发生器。该电路用于PC或嵌入式系统,以显著减少电磁干扰(EMI)。RS2CG5705B提供4对差分(HCSL)或
    发表于 01-24 17:31

    LMK03328使用Code Loader 4,输入25M晶振请问如何配置输出HCSL电平?

    我使用Code Loader 4,芯片是LMK03328,输入25M晶振请问如何配置输出HCSL电平。 我自己配了一下,发现输出的电平幅度值不对。
    发表于 10-21 06:23

    CDCDB400 HCSL时钟作为输入是否支持?缓冲器的输出是否支持HCSL的设备?

    我正在使用CDCDB400作为PCIE时钟扩展,但是我的输入时钟信号是HCSL,默认要连接的设备也是HCSL的,在这种情况下应该怎样设计电路?
    发表于 11-11 07:29

    差分逻辑电平,LVDS、xECL、CML、HCSL/LPHCSL、TMDS等

    本篇主要介绍常用的差分逻辑电平,包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
    发表于 07-17 19:37

    求助LVDS电平转HCSL的转换电路

    初步设想是LVDS输出端AC耦合,HCSL输入端用端接电阻加偏置。目前HSCL的供电端是0.8V。想问一下这个电平转换电路具体怎么实现呢,还有LVDS的差分峰峰值是能够满足HCSL的输入要求的吧?
    发表于 08-19 14:50

    求分享符合LS1028A要求的任何HCSL部件

    中的图 10 显示了部件内部的终端(末端终止)。LS1028A 参考设计板在驱动时钟发生器处实现了端接(源端接)。在我的研究中,HCSL 要么是源终止的,要么是末端终止的,但不应两者都是。原理图中是否
    发表于 03-27 06:53

    I/O接口标准解析系列教程(3):HCSL和LPHCSL

    LPHCSL(Low-Power HCSL)是为了降低传统的HCSL驱动器的功耗而开发的。LPHCSL的主要优点包括更好的驱动长线的性能,易于AC耦合,减少PCB板子面积,易于布线,降低材料成本,本文将讨论这些优点,重要的是要注意HCS
    发表于 11-10 14:49 8877次阅读
    I/O接口标准解析系列教程(3):<b class='flag-5'>HCSL</b>和LPHCSL

    核芯互联推出符合DB2000QL及PCIe Gen5和Gen 6标准的低抖动时钟缓冲器CLB2000

    高性能的时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000,其业界领先的附加抖动性能远超PCIe Gen 5和PCIe Gen 6的标准。
    的头像 发表于 06-08 15:29 1573次阅读
    核芯互联推出符合DB2000QL及PCIe Gen5和Gen 6标准的低抖动时钟缓冲器CLB2000

    核芯互联推出全新20路LP-HCSL差分时钟缓冲器CLB2000

    高性能的时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000,其业界领先的附加抖动性能远超PCIe Gen 5和PCIe Gen 6的标准。
    发表于 06-08 15:30 1029次阅读
    核芯互联推出全新20路<b class='flag-5'>LP-HCSL</b>差分时钟缓冲器CLB2000

    HCSL基本电路结构及其相互转换

    HCSL:高速电流控制逻辑(High-speed Current Steering Logic)是Intel为PCIe参考时钟定义的差分时钟,用于PCIe2.0电气规范中定义对RefClk时钟所定义
    的头像 发表于 09-15 14:39 8147次阅读
    <b class='flag-5'>HCSL</b>基本电路结构及其相互转换

    矽力杰高性能20路PCIe时钟缓冲器

    集成越来越多的PCIe终端,矽力杰新一代高性能PCIe时钟缓冲器SQ82100可以为系统提供20路超低附加抖动的LP-HCSL参考时钟,能够简化系统布局,进一步提高
    的头像 发表于 12-20 08:19 1005次阅读
    矽力杰高性能20路PCIe时钟缓冲器

    MG7050HAN 基于声表的差分多输出 晶体振荡器(HCSL)

    基于MG7050 HAN的声表差分多输出晶体振荡器(HCSL),采用两路或四路差分HCSL(高速电流驱动逻辑)输出,可以减少外部扇出缓冲区,特别适用于需要超低抖动、高频率范围内稳定工作的应用场合。其
    发表于 01-29 15:37 0次下载

    爱普生6G路由器晶振MG7050HAN,HCSL输出有源晶振,X1M0004310007

    爱普生6G路由器晶振,MG7050HAN,HCSL输出有源晶振,X1M0004310007,日本进口晶振,EPSON爱普生晶振,型号:MG7050HAN,编码为:X1M0004310007,频率
    发表于 07-02 17:24 0次下载

    LMKDB1120和LMKDB1108超低抖动PCIe第1代到第6代LP-HCSL时钟缓冲器数据表

    电子发烧友网站提供《LMKDB1120和LMKDB1108超低抖动PCIe第1代到第6代LP-HCSL时钟缓冲器数据表.pdf》资料免费下载
    发表于 08-20 10:51 0次下载
    LMKDB1120和LMKDB1108超低抖动PCIe第1代到第6代<b class='flag-5'>LP-HCSL</b>时钟缓冲器数据表