通过灵活的基础设施实现创新

在本系列的第二部分也是最后一部分中，我将介绍一种更好的方法来应对这些挑战，并展示Microchip创新如何构建计算、内存和存储的敏捷基础架构。我还将重点介绍行业和像我们这样的供应商为满足可组合平台的需求而实现的技术进步。

实现敏捷基础架构的最佳途径

在Microchip，我们坚信实现这种资源敏捷性的最佳方法是构建灵活的解决方案构建块。我们正在创建能够适应新用例和新要求的构建块。并启用系统级可组合性。有了可组合和灵活的基础设施，或者我们称之为敏捷的基础设施，效率的巨大进步是可能的。

在将物理计算、存储和内存资源视为可组合构建块的情况下，实现资源敏捷性是提高效率和消除搁浅或未充分利用资产的关键。可组合存储、计算和内存使您能够按工作负载优化资源，并减少或消除资源搁浅。我们可以消除带宽瓶颈、内存瓶颈、存储瓶颈和计算 IO 瓶颈。敏捷数据中心需要适应性强的构建块芯片平台，使您能够经济高效地管理新兴的内存和存储技术，使您的基础架构用例在硬件构建后继续发展。

提高 GPU 利用率

Microchip的Switchtec PAX Advanced Fabric解决方案支持可组合的异构计算架构。这包括可扩展的非分层结构，其中结构创建可动态重新配置的虚拟域。资源通过低延迟数据移动按需分配，因为通过结构的所有数据传输都由硬件管理。该解决方案不需要对主机进行任何特殊的驱动程序要求，从而加快上市时间并减少系统集成商的研发工作。

它是如何工作的？重要的是要认识到，Switchtec 结构不仅仅是 PCIe 交换机的集合。它是结构元素的集合，这些元素使用虚拟域将路由复合体或 CPU 连接到 GPU 或存储等端点。随着异构计算在数据中心变得越来越普遍，这一点非常重要。GPU 和加速器广泛用于各种应用。每个应用程序和工作负载可能需要唯一的计算与加速器资源比率。PCIe Gen 4 架构在 CPU 和 GPU 上都原生支持 PCIe Gen 4，是允许在人工智能和机器学习应用中进行可组合异构计算的自然选择。

我们如何到达那里？我们从可编程、企业级质量、低延迟的 PCIe Gen 4 交换机开始。我们添加了交钥匙高级交换矩阵固件，以创建可扩展且可配置的低延迟 PCIe 第 4 代交换矩阵。PCIe 结构可以扩展多个交换机和端点，主机保存在单独的虚拟域中。

在下面的示例中，我们将看到主机 1 如何分配给 4 个标记为橙色的 GPU，即使第 4 个 GPU 在物理上连接到结构中的不同交换机。这些虚拟域由每个结构元素中灵活且可配置的嵌入式控制平面创建。虚拟域实际上是一个符合 PCIe 标准的虚拟交换机，在这里您可以看到一个橙色主机示例，该主机可以看到第 4 个 GPU。虽然通过Microchip提供的固件作为交钥匙解决方案实现了灵活性，但数据在硬件中路由以确保最低延迟。

此外，此体系结构允许在结构内直接进行点对点数据移动。为什么通过 PCIe 交换矩阵的点对点数据移动很重要或有用？点对点数据移动可提高性能并减少延迟。在下面的示例中，我们可以通过绕过双插槽系统中的 CPU 到 CPU 互连来提供 2.5 倍的带宽。您可以看到，在这种情况下，GPU 在执行点对点传输时可以提供 26 Gbps，而不是通过 CPU 子系统汇集流量。由于直接的点对点传输，此处的性能有了显着提高。

这种可组合 GPU 模型通过将 NVMe SSD 添加到同一结构架构中，可轻松扩展到 NVMe 存储。NVMe 端点可以简单地添加到结构中，就像符合规范的 GPU 一样。这允许根据需要将 SSD 动态分配或重新分配给不同的主机，从而使存储成为灵活且适应性强的资源。

我们已经讨论了根据需要将整个 SSD 和整个 GPU 分配给主机。如果单个资源本身非常大，并且我们希望对此类资源进行分区和共享，该怎么办？这样的例子就是我们希望在多个CPU之间共享的高容量SSD，以避免存储搁浅。

SR-IOV 和多主机共享正是允许这种类型的灵活性。Microchip的Switchtec PCIe扩展器以及我们的Flashtec NVMe SSD控制器通过标准的现成驱动程序实现端到端多主机IO虚拟化。SR-IOV是当今的现实。有超过八家供应商宣布了支持 SR-IOV 的 NVMe SSD，我们拥有灵活的基础架构来支持此类架构。值得注意的是，PCIe 交换矩阵的应用超出了数据中心的范围。在自动驾驶汽车中，您可以拥有许多传感器和控制单元，它们在驾驶时不断需要做出推理决策，以存储数据以供将来训练。这可以通过拥有低延迟结构来最有效地完成，该结构可以访问共享资源，例如支持 SR-IOV 的 SSD。

我们已经讨论了通过PCIe结构解决方案（如Switchtec PCIe结构）提高GPU和存储利用率以及消除存储带宽瓶颈。但真正的敏捷性需要可组合性和灵活性。

提高存储利用率

在存储方面，可以通过许多不同的方式实现灵活性。Microchip相信将使能技术推向市场，以实现最大的重用，无论是软件还是硬件认证工作，当您从一类存储介质转移到另一类存储介质时。从协议的角度来看，我们的三模IP和智能存储系列存储控制器支持一个平台，该平台将允许企业级，高性能和安全的NVMe存储，SAS存储，SATA存储或三者的某种组合。

从闪存介质的角度来看，我们的Flashtec NVMe SSD控制器中的闪存通道引擎提供面向未来的可编程架构，具有先进的LDPC ECC，包括硬解码和软解码。这使得 NVMe SSD 能够进行更多投资，在不牺牲服务质量的情况下利用多代 NAND。

提高内存利用率

内存创新正沿着两个向量发生，近处和远处。近内存创新是关于为 CPU 提供更多带宽，以满足 CPU 内不断增加的核心数量。远内存创新是关于有效地汇集然后共享内存，使其可供机架内的更多机器访问。Microchip一直在与行业合作伙伴合作开发许多新的串行加载/存储标准来解决这个问题，例如CXL，Gen Z和OpenCAPI。

在FMS上，我们发布了我们在这一领域的第一款产品，即DDR4智能内存控制器的开放式内存接口。

SMC 1000 8x25G 内存控制器通过 4 通道 8G 串行 OMI 开放式内存接口提供与 DDR25 的低延迟连接，从而实现 AI 和机器学习应用所需的内存带宽。

这种类型的解决方案提供：

增加内存带宽。我们将 288 引脚 DDR4 接口缩减为 84 引脚 OMI 接口，从而有效地将 CPU 的内存带宽提高了四倍。

它使媒体独立。通过将控制器移到 CPU 之外，我们使内存技术能够独立于 CPU 发展。

总体解决方案成本更低。CPU 和 SoC 的硅、IP 和封装成本更低。

利用SMC 1000的DDIMM可从Microchip的一些合作伙伴处获得，即美光，三星和智能模块化。

总之，在Microchip，我们相信灵活和可组合的基础设施是数据中心的未来。Microchip在存储、内存和计算互连领域不断创新，使系统构建商和数据中心运营商能够提高效率并适应不断变化的用例。

审核编辑：郭婷