0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性之反射(七)

CHANBAEK 来源:从狒狒进化到硬件工程师 作者:李晓晶(Sem.li) 2023-04-23 12:32 次阅读

14 传输线拐角对信号的影响

高速信号沿着传输线传播时,如果传输线中出现90度的拐角,此处就会有阻抗突变发生,导致信号反射及失真。将90度拐角改为45度拐角,可以降低阻抗突变的影响。而使用线宽固定的弧形拐角,效果会更好。

为什么90度的拐角,会影响阻抗突变,进而导致信号反射和失真呢?这是因为直角弯曲处的额外线宽带来了阻抗变化。如下图左边是直角走线,右边是45度拐角走线。右边走线比左边走线少了一块(黑色缺角部分)。在实际PCB上,绿色是铜层,左边走线比右边走线多了一些铜层,走线宽度变宽了。它就像一个容性突变。

pYYBAGREs-2AGTRAAAAqZgYhUDo597.png

不过这个突变对于信号影响比较有限。在上一篇文章中,我们提到芯片内部管脚处的寄生电容大约在1pf左右。和芯片管脚寄生电容相比,这种直角走线带来的容性阻抗更小。例如一条宽度是1.65mm的传输线,它的直角走线造成的容性阻抗大约在100fF(0.1pf)量级。计算过程如下:

如上图左边红色框是一个宽度为W的正方形铜面,左边红色框中的铜面积(绿色)要比右边红色框中的铜面积多一些,这多出的部分就是容性阻抗变化的部分。我们取极端一点的值,假设左边铜面积比右边铜面积多一半。

设左边正方形铜面的电容为Cs,则多出的电容Cc为

Cc=0.5xCs

之前的文章《信号完整性之关于电容的知识》提到单位长度电容为CL

因此Cc=0.5xCLxW

在另一篇文章《信号完整性之传输线二》中提到单位长度电容CL和传输线阻抗Z0之间的关系是

poYBAGREtASAaXIrAACW3EFY7Ts369.png


取ξr=4(常见FR4板材的这个参数大约在3.8~4.5之间),Z0=50R

pYYBAGREtCCARUvBAAAf0mT0RJA215.png

Cc=0.5 x0.065 x2 x(83/50)=0.107pf=107fF。即一条1.65mm宽的传输线,直角走线比45度角走线多出107fF的寄生电容。

通常6层或者8层PCB设计中,DDR走线宽度大约在0.1mm,因此由它的直角走线带来的容性阻抗差值会更小。

除了这一点点容性阻抗的影响,不建议直角走线的另一个原因是拐角尖端处 的电场很高,它是由传输线外边缘的尖锐程度(直角)引起的。很高的直流电场会使拐角处的细丝变长,并且带来长久的可靠性问题。

总之,从信号完整性的角度看,之前提到的PCB叠层设计、传输线宽度变化、信号换层、返回路径间隙、源端和负载端的布局拓扑、距离等因素都比拐角走线重要的多。

15 感性突变对信号的影响

传输线上除了容性阻抗,也有感性阻抗存在。例如传输线上串联电阻的寄生电感、各种接插件的寄生电感、返回路径上的间隙等,都会带来感性阻抗。感性阻抗存在于信号路径,也会存在于返回路径。虽然信号路径和返回路径之间有局部互感存在,但是更多影响信号质量的还是这些存在于信号路径、返回路径的局部自感。

(一)串联寄生电感值对信号的影响

对于高速信号中快速上升的信号边沿,串联回路电感最初就像一个高阻抗元件,会产生返回源端的正反射,同时在负载端信号产生过冲。(结合上一篇的容性负载仿真波形,和本篇的感性负载仿真波形,可以看到容性负载带来负反射电压、感性负载带来正反射电压)。如下是一个仿真电路,L1分别取值为0nH、1nH、5nH和10nH。

poYBAGREtEyAAID6AACd0K-MG7g369.png

仿真结果如下:感性负载在负载终端带来过冲,电感值越大过冲越明显。

pYYBAGREtGeAQ7sJAABh2dXUD6Y475.png

(二)串联寄生电感最大值和信号上升时间的约束关系

这些电感是串联在传输线上,换句话说它是和Z0串联在一起,组成传输线。通常我们要求传输线阻抗的最大偏差是Z0±10%。让我们以此来算算看,按照这个阻抗偏差要求,能得到什么?

电感属于通直流隔交流的元件。高速信号的上升沿和下降沿,对于电感而言算是交流。高速信号的高电平和低电平,对于电感而言算是直流。下面是电感阻抗的公式:dI是高速信号上升沿电流,dt是高速信号上升沿时间.

poYBAGREtHaAbSvGAABPMWhVMH4973.png

为了确保电感阻抗小于传输线阻抗的10%,可以允许的最大电感值是:

pYYBAGREtIOABYk5AAAqVDjOTxg042.png

例如传输线阻抗为50R,线上传输的高速信号上升时间为1ns,则可以允许的最大串联电感值为:Lmax=0.1x50x1ns=5nH。

我们仿真电路中的信号源上升时间是Tr=0.195ns,则理论上可以接受的:传输线上串入的最大寄生电感是Lmax≈1nH。针对上图仿真电路,分别取值L1为0nH、0.5nH、1nH、2nH。仿真结果如下:可以看出在L1为1nH时,波形开始有一点过冲了。在2nH时已经比较明显了。

pYYBAGREtJaAV8imAABaFU5q7Yw404.png

高速信号设计中,传输线上常见串接的是电阻或者连接器。来看看它们的寄生电感有多大。

针对SMT电阻,查了Yageo和Rohm的电阻参数,没有找到关于寄生电感的描述。只是在一本书中看到SMT电阻的串联回路电感大约在2nH左右。早期的DDR2还可以看到在地址线上串联源端电阻。后来的DDR3和DDR4就看不到源端串联电阻了。这可能是一个原因。

针对连接器,找了罗森博格、安费诺连接器的规格书,其中都没有提到寄生电感的参数。只是给出了可以支持的高速信号传输最大频率。如下是罗森博格一款连接器规格书中关于电气参数的描述。顺带说一句,它是一组差分信号连接器,因此阻抗是100R。

poYBAGREtKqAcAV-AAETAtKHJiQ495.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 串联
    +关注

    关注

    6

    文章

    424

    浏览量

    37577
  • pcb
    pcb
    +关注

    关注

    4319

    文章

    23099

    浏览量

    397938
  • 信号完整性
    +关注

    关注

    68

    文章

    1408

    浏览量

    95488
  • 传输线
    +关注

    关注

    0

    文章

    376

    浏览量

    24034
  • 高速信号
    +关注

    关注

    1

    文章

    226

    浏览量

    17700
收藏 人收藏

    评论

    相关推荐

    信号完整性(五):信号反射

    信号传播路径中阻抗发生变化的点,其电压不再是原来传输的电压。这种反射电压会改变信号的波形,从而可能会引起信号完整性问题。这种感性的认识对研
    发表于 05-31 07:48

    何为信号完整性信号完整性包含哪些

    何为信号完整性信号完整性(Signal Integrity,简称SI)是指在信号线上的信号质量
    发表于 12-30 08:15

    高速电路信号完整性分析应用篇

    高速电路信号完整性分析应用篇
    发表于 05-28 01:00 0次下载

    信号完整性原理分析

    信号完整性原理分析 什么是“信号完整性”?在传统的定义中“完整性(integrity)”指完整
    发表于 11-04 12:07 211次下载

    什么是信号完整性

    什么是信号完整性 信号完整性(Signal Integrity):就是指电路系统中信号
    发表于 06-30 10:23 5321次阅读
    什么是<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>

    信号完整性与电源完整性仿真分析

    为了使设计人员对信号完整性与电源完整性有个全面的了解,文中对信号完整性与电源完整性的问题进行了仿
    发表于 11-30 11:12 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>与电源<b class='flag-5'>完整性</b>仿真分析

    信号完整性原理

    介绍信号完整性的四个方面,EMI,串扰,反射,电源等。
    发表于 08-29 15:02 0次下载

    信号完整性简介及protel信号完整性设计指南

    信号完整性(Signal Integrity Signal Integrity,简称SI SI)是指在信号线上的信号质量。差的信号
    发表于 11-16 13:24 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介及protel<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>设计指南

    信号完整性的“反射”的心路历程

    我们在介绍信号完整性的时候通常会说“当传输延时大于六分之一的信号的上升时间时,需要考虑信号完整性问题”,于是乎教科书里面都会配上一副类似于这
    的头像 发表于 04-13 09:46 2759次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>的“<b class='flag-5'>反射</b>”的心路历程

    信号完整性系列信号完整性简介

    本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?
    的头像 发表于 01-20 14:22 1501次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b><b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介

    信号完整性系列信号完整性简介”

    本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?
    发表于 01-23 08:45 28次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b>“<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介”

    信号完整性与电源完整性的仿真

    信号完整性与电源完整性的仿真(5V40A开关电源技术参数)-信号完整性与电源完整性的仿真分析与设
    发表于 09-29 12:11 91次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>与电源<b class='flag-5'>完整性</b>的仿真

    信号完整性反射(一)

    信号沿互连线传播时,如果感受到的瞬态阻抗发生变化,则一部分信号反射回源端,另一部分信号发生失真并且继续向负载端传输过去。这是单一信号网络中
    的头像 发表于 04-15 15:50 2077次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b><b class='flag-5'>之</b><b class='flag-5'>反射</b>(一)

    信号完整性分析科普

    小的成本,快的时间使产品达到波形完整性、时序完整性、电源完整性的要求;我们知道:电源不稳定、电源的干扰、信号间的串扰、信号传输过程中的
    的头像 发表于 08-17 09:29 6144次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>分析科普

    串扰和反射影响信号完整性

    串扰和反射影响信号完整性  串扰和反射是影响信号传输完整性的两个主要因素。在深入讨论之前,首先
    的头像 发表于 11-30 15:21 560次阅读