简易运放构成反相输入的迟滞比较器设计

简易运放构成反相输入的迟滞比较器

一、电路原理图

二、原理分析

U1B与U1C构成此电路的输入部分，R2=R3,R4=R5,这是一个增益可调的差分输入端，对于差分信号有放大作用，也可以当作仪表放大的输入，由于输入的信号都加到了R2,R1,VR1,R3这几个电阻网络两端，则闭环增益可以通过可调电阻器VR1进行调整，增益总电阻RG是由R1和VR1共同决定的。

当共模信号进入输入级，RG两端具有相同的电位，则RG上没有电流通过，对于U1B和U1C，起到跟随器功能，对信号并没有放大，且提高了输入阻抗，而差分信号按照不同RG构成的系数被放大了，这就是说明此电路具有较大的共模抑制比。

增益电阻：

RG = R1 + VR1

输入级每个运放的放大倍数：

A = 1 + 2* (R2/RG)

U1D是此电路的输出部分， 是带有正反馈的单限比较器;普通的单限比较器，在输入信号处于门限值附近受到干扰时，输出也同时会发生微小变化，这就造成信号的不稳定，它是在比较器的基础上增加了正反馈，实现了反相输入的迟滞比较，可以避免由于输入端的抖动造成输出的不稳定，另外，正反馈的引入可以加速比较器的响应速度。

见上图是迟滞比较的电压输出过程。

当Vin增大，超过上限门值VT+时，输出电压Vout跳变为VOL;当输入电压减小，低于下限门值VT-时，输出电压Vout跳变为VOH。因此，当输入电压被干扰时，干扰电压不超过VT+与VT-的差值时，输出是稳定的。

此电路笔者在相关设计中多次应用于电桥接口类的传感器信号输入端，经验证，性能稳定、可靠，大家可以放心借用。