多电压SoC电源设计技术

最小化功耗是促进IC设计现代发展的主要因素，特别是在消费电子领域。设备的加热，打开/关闭手持设备功能所需的时间，电池寿命等仍在改革中。因此，采用芯片设计的最佳实践来帮助降低SoC（片上系统）和其他IC（集成电路）的功耗变得非常重要。

根据市场研究未来，131 年全球片上系统市场价值为 83.2021 亿美元，预计到 214 年底将达到 8 亿美元，2030 年至 8 年的复合年增长率为 30.2021%。芯片的性能受 SoC 和 RTL 设计的电源管理的影响很大。为了获得功耗统计，工业采用功耗感知设计。

本博客的重点是多电压设计术语，这些术语可用于HDL编码以确定硅的功率性能。这些有助于在将功耗意识设计付诸实践时理解设计参数。

多电压设计（多电压电源域）方法

电源与动态功率有直接关系，动态功率包括开关和短路电源。因此，降低功耗自然会提高功率性能。阈值电压降低会导致栅极延迟增加。降低 SoC 模块的电压可能是用于满足电源性能目标的第一个设计实现方案。在图1中，系统显示了不同的电压电平。

图1

降低电压会降低电流并增加栅极延迟，这意味着设计可能无法以所需的时钟频率运行。降低电压可能会降低性能统计数据，但仍可以满足性能，如图1所示。在这里，VLSI芯片性能是通过降低不同模块的单独电压来实现的。

图1也可以称为多VDD设计。逻辑被划分到称为电源域的不同域中。结构模型或源自行为Verilog的门级网表为每个域使用不同的电压线。可以根据性能目标运行各个域。图 2 显示了相同的详细说明。

图2

许多公司使用IEEE标准1801-2018统一电源格式UPF 3.1得出的功率意图来定义芯片的功率参数。电源架构师利用此技术创建描述电气设计的电源和功率控制意图的文件。电源组、电源开关、电平转换器和存储器保持技术都包含在注释中。电源状态、转换、模拟状态的集合、网络的 PG（电源/接地引脚）类型和功能属性，以及有助于逐步细化电源意图的 -update 参数都是施加到电子系统的潜在功率的可定义描述。

创建多电压设计的要求

电平转换器

如图3所示，电平转换器将改变电压电平，以确保在连接LS（电平转换器）电路时，在不同电压下工作的不同模块将正常工作。这些电路以HDL实现，也可以用于实现驱动强度。该图显示了低电压到高压电平转换器（A）和高电压到低压电平转换器（B）。Vi和Vo是不同模块中不同电压电平的源和目的地。

图3

功率门控

图4中的方法称为“断开未使用的门的电源”。该图显示了这种情况的实现。电源门控用于降低漏电功率。此步骤在架构级别执行，同时计算低功耗模块的性能因素，或在其他优先级模块打开时处于休眠状态的模块，或通过软件断开电源的模块，或在关闭电源时。

电源门控与现代传统术语（如设备的睡眠/唤醒事件）一起使用。唤醒和睡眠序列遵循某些架构决策，以启用或禁用控制芯片电源逻辑的操作序列。

图4

在实施电源门控时必须特别小心，因为来自电源门控模块的输出信号会带来特殊的挑战。这考虑了微体系结构级别的隔离和保留策略，同时执行唤醒或睡眠序列。在电路中放置保持和隔离策略的电路不应影响功率性能因数。

保留单元用于保存芯片的状态，以便在模块的唤醒序列期间使用。图 5 显示了在断言保存序列时保存的状态。Vdd_sw（开关电源电压）由开关控制，Vdd始终开启电压以上电电路。当保存（保存序列）被置位时，模块的输出被锁存并可作为反馈。

图5

图6显示了当关断或休眠阶段与接收端隔离时引入隔离单元的位置。隔离单元使它们保持关闭状态，并将输出阻止为预定义的值。通过这种方式，连接隔离单元以减少撬棍电流，从而减少电源泄漏。

图6

时钟门控

这种方法称为在没有活动要执行时电路未遇到内部信号切换时关闭时钟转换。这有助于控制功率方程的转换频率。几乎所有的 EDA 工具都能识别并支持这一点。

SoC 的复杂性不断扩大，对电源管理提出了新的需求。各种SoC电源域的电源必须足够灵活，以便由开发人员控制，以控制功耗并提高电池自主性。仔细的功耗分析和对手头工具功能的了解是选择最佳解决方案的先决条件。通过在设计流程中尽早分析电力需求，可以预防与电力相关的危机。通过早期分析，功耗目标也更容易实现，因为更高级别的技术可以节省最多的功耗。

审核编辑：郭婷