0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AXI channels介绍

快乐的芯片工程师 来源:快乐的芯片工程师 2023-05-05 11:42 次阅读

AXI 规范描述了两个接口之间的点对点协议:manager andsubordinate接口。

下图显示了每个 AXI 接口用于通信的五个主要通道:

f53cfcee-eaf3-11ed-90ce-dac502259ad0.png

写操作使用以下通道:

manager在写地址 (AW) 通道上发送地址,并在写数据 (W) 通道上将数据传输给subordinate。

subordinate将接收到的数据写入指定地址。一旦subordinate完成写操作,它就会在写响应 (B) 通道上向manager响应一条消息。

读取操作使用以下通道:

manager在读取地址 (AR) 通道上发送它想要读取的地址。

subordinate在读取数据 (R) 通道上将数据从请求的地址发送到manager。

subordinate还可以在读取数据 (R) 通道上返回错误消息。例如,如果地址无效、数据损坏或访问没有正确的安全许可,则会发生错误。

每个通道都是单向的,因此需要一个单独的 Write Response 通道来将响应传回manager。但是,不需要读取响应通道,因为读取响应作为读取数据通道的一部分传递。

使用单独的地址和数据通道进行读取和写入传输有助于最大化接口的带宽。读写通道组之间没有时序关系。这意味着读取序列可以与写入序列同时发生。

这五个通道中的每一个都包含几个信号,每个通道中的所有这些信号都有如下前缀:

AW 用于写地址通道上的信号

AR 用于读取地址通道上的信号

W 用于写入数据通道上的信号

R 表示读取数据通道上的信号

B 用于写响应通道上的信号

B代表缓冲,因为subordinate的响应发生在所有写入完成之后。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • AXI总线
    +关注

    关注

    0

    文章

    66

    浏览量

    14250

原文标题:【AXI--04】AXI channels

文章出处:【微信号:快乐的芯片工程师,微信公众号:快乐的芯片工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    AXI VIP设计示例 AXI接口传输分析

    赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 A
    发表于 07-08 09:24 1751次阅读

    Zynq MPSoC系列器件的AXI总线介绍

    MPSoC有六个PL侧高性能(HP)AXI主接口连接到PS侧的FPD(PL-FPD AXI Masters),可以访问PS侧的所有从设备。这些高带宽的接口主要用于访问DDR内存。有四个HP AXI
    发表于 07-22 09:25 3158次阅读

    AMBA总线之AXI设计的关键问题讲解

    首先我们看一下针对AXI接口的IP设计,在介绍之前我们先回顾一下AXI所具有的一些feature。
    的头像 发表于 02-20 17:12 1642次阅读
    AMBA总线之<b class='flag-5'>AXI</b>设计的关键问题讲解

    从应用角度详解什么是AXI

    本节介绍AXI是个什么东西呢,它其实不属于Zynq,不属于Xilinx,而是属于ARM。它是ARM最新的总线接口,以前叫做AMBA,从3.0以后就称为AXI了。 书上讲的AXI比较具
    的头像 发表于 07-13 07:08 1.1w次阅读
    从应用角度详解什么是<b class='flag-5'>AXI</b>

    AXI 总线和引脚的介绍

    1、AXI 总线通道,总线和引脚的介绍 AXI接口具有五个独立的通道: (1)写地址通道(AW):write address channel (2)写数据通道( W): write data
    发表于 01-05 08:13 1w次阅读
    <b class='flag-5'>AXI</b> 总线和引脚的<b class='flag-5'>介绍</b>

    AXI总线协议的几种时序介绍

    由于ZYNQ架构和常用接口IP核经常出现 AXI协议,赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序,方便编程。
    发表于 05-12 09:10 1.1w次阅读
    <b class='flag-5'>AXI</b>总线协议的几种时序<b class='flag-5'>介绍</b>

    何谓 AXI?关于AXI3/AXI4的相关基础知识

    新的赛灵思器件设计中不可或缺的一部分。充分了解其基础知识对于赛灵思器件的设计和调试都很有帮助。 本篇博文将介绍赛灵思器件上的 AXI3/AXI4 的相关基础知识。首先,我们将从一些通俗易懂的知识、理论
    的头像 发表于 09-27 11:06 6560次阅读
    何谓 <b class='flag-5'>AXI</b>?关于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI</b>4的相关基础知识

    ZYNQ中DMA与AXI4总线

    ZYNQ中DMA与AXI4总线 为什么在ZYNQ中DMA和AXI联系这么密切?通过上面的介绍我们知道ZYNQ中基本是以AXI总线完成相关功能的: 图4‑34连接 PS 和 PL 的
    的头像 发表于 11-02 11:27 4290次阅读
    ZYNQ中DMA与<b class='flag-5'>AXI</b>4总线

    AMBA 3.0 AXI总线接口协议的研究与应用

    本文介绍了AMBA 3.0 AXI的结构和特点,分析了新的AMBA 3.0 AXI协议相对于AMBA 2. 0的优点。它将革新未来高性能SOC总线互连技术,其特点使它更加适合未来的高性能、低延迟
    发表于 04-12 15:47 28次下载

    全面介绍ZYNQ-AXI互联IP

    学习内容 近期设计需要用到AXI总线的IP,所以就对应常用的IP进行简要的说明,本文主要对AXI互联IP进行介绍。 基础架构IP 基础的IP是用于帮助组装系统的构建块。基础架构IP往往是一个通用IP
    的头像 发表于 05-11 14:52 6407次阅读
    全面<b class='flag-5'>介绍</b>ZYNQ-<b class='flag-5'>AXI</b>互联IP

    AXI_GP接口和AXI_HP接口的相关内容

    学习关于ZYNQ IP核中的GP接口和HP接口的异同,介绍关于AXI_GP接口和AXI_HP接口的相关内容。
    的头像 发表于 07-03 14:17 2934次阅读

    AXI4-Stream Video 协议和AXI_VDMA的IP核介绍

    本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP核相关内容。为后文完成使用带有HDMI接口的显示器构建图像视频显示的测试工程做准备。
    的头像 发表于 07-03 16:11 8213次阅读

    AXI通道定义及AXI总线信号描述

    本文主要介绍AXI通道以及在每个通道下信号的概述。
    的头像 发表于 08-04 10:49 1.1w次阅读

    深入剖析AXI的协议与架构(下)

    之前文章为大家介绍AXI的协议与架构,本篇我们接着往下讲AXI的读写传输 内容概括
    的头像 发表于 05-04 14:41 1846次阅读
    深入剖析<b class='flag-5'>AXI</b>的协议与架构(下)

    AXI实战(二)-AXI-Lite的Slave实现介绍

    可以看到,在AXI到UART中,是通过寄存器和FIFO进行中介的。因为从AXI总线往里看,其控制的是就是地址上所映射的寄存器。
    的头像 发表于 06-27 10:12 4577次阅读
    <b class='flag-5'>AXI</b>实战(二)-<b class='flag-5'>AXI</b>-Lite的Slave实现<b class='flag-5'>介绍</b>