0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

单bit信号的跨时钟域传输可以使用两级同步但后果呢?

Hack电子 来源:Hack电子 2023-05-10 10:08 次阅读

科研着实苦闷,像是拳头打在棉花上,也许是我不入流吧

看的东西多了,发现有些并未领会到位。单bit信号的跨时钟域传输,可以使用两级同步,但后果呢?

重复一下亚稳态,违反触发器的时序特性,可能导致触发器的输出进入亚稳态,亚稳态不在0和1的电压范围内。数字电路的功能体现在0和1上,亚稳态可能导致功能错误

473a71e8-eed7-11ed-90ce-dac502259ad0.png

亚稳态可能继续传播,即保持亚稳态,也可能经过一定时间稳定到0和1。换句话说,亚稳态稳定后,信号可能保持不变,也可以翻转(相比上一个周期)

采用两级同步后,亚稳态不能被消除,增加的一级触发器隔离了亚稳态。下图中,尽管F2发生亚稳态,倘若其亚稳态能在一个周期内恢复,C的输出不会传播亚稳态。

4754ff54-eed7-11ed-90ce-dac502259ad0.png

但由于亚稳态稳定结果是不确定的,两级同步会让触发器的结果在一个周期内uncertainty

对于多bit信号,如果逐一使用两级同步,会带来一致性问题。如下图所示,x2,y2在clkb的上升沿附近翻转,导致x3和y3产生亚稳态,下一个周期,由于亚稳态稳定后的结果不确定,X4能够采样到1,而Y4采样到0,导致信号在传输过程中错拍。在下一个周期,由于信号不在时钟沿翻转,Y4能够采样到1.

476c9f4c-eed7-11ed-90ce-dac502259ad0.png

很明显,xy从00变化到11,接收端能够采样到00-10-11

最后,信号的脉冲宽度也有要求。当快时钟域到慢时钟域,会存在漏采的问题。原本想要采样1,却只能收到0

477e65c4-eed7-11ed-90ce-dac502259ad0.png

一个简单的脉冲扩展电路如下,当然也可以使用握手协议。原时钟域打拍,取或,再寄存一拍(组合电路计算可能有毛刺)

4793cc7a-eed7-11ed-90ce-dac502259ad0.png




审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数字电路
    +关注

    关注

    193

    文章

    1630

    浏览量

    80949
  • 触发器
    +关注

    关注

    14

    文章

    2024

    浏览量

    61416
  • 脉冲信号
    +关注

    关注

    6

    文章

    400

    浏览量

    37130
  • bit
    bit
    +关注

    关注

    0

    文章

    48

    浏览量

    32097

原文标题:两级同步的副作用

文章出处:【微信号:Hack电子,微信公众号:Hack电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    时钟控制信号传输设计方案

    clk2的时钟。当clk1比clk2的频率高时,则称模块1(相对于模块2)为快时钟,而模块2位为慢时钟
    发表于 10-16 15:47 1192次阅读
    <b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>控制<b class='flag-5'>信号</b><b class='flag-5'>传输</b>设计方案

    为什么格雷码可以辅助解决多bit时钟的问题​?求解

    bit通过两级同步打拍可以有效的解决亚稳态问题。
    的头像 发表于 03-08 09:02 1474次阅读
    为什么格雷码<b class='flag-5'>可以</b>辅助解决多<b class='flag-5'>bit</b><b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>的问题​?求解

    如何处理好FPGA设计中时钟问题?

    数据的时钟问题。打拍的方式,其实说白了,就是定义两级寄存器,对输入的数据进行延拍。如下图所示。应该很多人都会问,为什么是打
    发表于 09-22 10:24

    探寻FPGA中三种时钟处理方法

    数据的时钟问题。打拍的方式,其实说白了,就是定义两级寄存器,对输入的数据进行延拍。如下图所示。应该很多人都会问,为什么是打
    发表于 10-20 09:27

    三种时钟处理的方法

    bit数据的时钟问题。  打拍的方式,其实说白了,就是定义
    发表于 01-08 16:55

    三种FPGA界最常用的时钟处理法式

    处理的方法,这三种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了bit和多bit数据的
    发表于 02-21 07:00

    FPGA初学者的必修课:FPGA时钟处理3大方法

    处理的方法,这三种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了bit和多bit数据的
    发表于 03-04 09:22

    两级DFF同步时钟处理简析

    异步bus交互(一)— 两级DFF同步时钟处理 & 亚稳态处理1.问题产生现在的芯片(比如SOC,片上系统)集成度和复杂度越来越高,通
    发表于 02-17 06:34

    时钟信号的几种同步方法研究

    时钟信号同步方法应根据源时钟与目标时钟的相位关
    发表于 05-09 15:21 63次下载
    <b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b><b class='flag-5'>信号</b>的几种<b class='flag-5'>同步</b>方法研究

    CDCbit脉冲时钟的处理介绍

    器,基本原理就是把脉冲信号进行展宽。 脉冲同步器应用场景: 适用bit脉冲信号
    的头像 发表于 03-22 09:54 3612次阅读

    如何解决bit和多bit时钟处理问题?

    一、简要概述: 在芯片设计过程中,一个系统通常是同步电路和异步电路并存,这里经常会遇到CDC也就是时钟处理的问题,常见的处理方法,可能大家也已经比较熟悉了,主要有
    的头像 发表于 03-22 10:28 6942次阅读

    简述两级同步的副作用

    看的东西多了,发现有些并未领会到位。bit信号时钟
    的头像 发表于 05-11 16:24 759次阅读
    简述<b class='flag-5'>两级</b><b class='flag-5'>同步</b>的副作用

    从处理bit时钟信号同步问题来入手

    在数字电路中,时钟处理是个很庞大的问题,因此将会作为一个专题来陆续分享。今天先来从处理bit
    发表于 06-27 11:25 1874次阅读
    从处理<b class='flag-5'>单</b><b class='flag-5'>bit</b><b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b><b class='flag-5'>信号</b><b class='flag-5'>同步</b>问题来入手

    所有的单比特信号时钟可以用敲两级DFF的办法处理吗?

    用敲两级DFF的办法(两级DFF同步器)可以实现单比特信号
    的头像 发表于 06-28 11:39 1209次阅读
    所有的单比特<b class='flag-5'>信号</b><b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>都<b class='flag-5'>可以</b>用敲<b class='flag-5'>两级</b>DFF的办法处理吗?

    一文解析时钟传输

    采样到的信号质量!最常用的同步方法是双触发器缓存法,俗称延迟打拍法。信号从一个时钟进入另一个
    的头像 发表于 11-16 11:55 788次阅读
    一文解析<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b><b class='flag-5'>传输</b>