0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技利用优化的EDA流程快速啟动台积电N2 製程设计

汽车电子技术 来源: 新思科技 作者: 新思科技 2023-05-11 19:02 次阅读

为了不断满足新一代系统单晶片(SoC) 的严格设计目标,新思科技在台积电最先进的 N2 製程中提供数位与客製化设计 EDA 流程。相较於N3E 製程,台积公司N2 製程採用奈米片(nanosheet)电晶体结构,在相同功耗下可提升速度达 15% ,或在相同速度下可减少30%的功率,同时还能提高晶片密度。新思科技对整体 EDA技术的大量投入让设计人员能够快速啟动N2製程设计,不仅為SoC带来差异化同时也能缩短上市时程。

台积公司设计基础架构管理部负责人Dan Kochpatcharin表示:「台积公司与新思科技协助双方客户在台积公司最先进的 N2 製程中透过新思科技完整的EDA 解决方案,实现一流的设计结果。双方长期的合作帮助创新者在各式应用中满足或超越最严苛的產品设计目标;这些应用包括高效能运算、行动和人工智慧等。」

新思科技 EDA事业群策略与產品管理副总裁Sanjay Bali说道:「新思科技和台积公司持续推进半导体技术,在最新的 N2 製程上挑战设计物理的极限。在台积公司N2 製程中运用新思科技数位与客製化设计流程能让设计人员大大受益於台积公司N2製程的先进功能,并缩短上市时程。」

新思科技获认证的EDA和 IP 解决方案在台积电3奈米製程技术的成功,建立了双方在N2上的合作基础,迄今已有数十家业界领先公司藉此成功实现投片(tape-out)。新思科技的客户可仰赖经认证的数位与客製化设计流程、新思科技基础IP和介面 IP以及新思科技晶片生命週期管理 (SLM) 的晶片内(in-chip)製程、电压和温度 (PVT) 监控 IP 来提升N3 设计。 而有意将 N4 和 N5 设计转移到 N3E 的设计人员则可利用新思科技 EDA 类比迁移流程,有效率地在不同製程节点中重复使用同一设计。

新思科技 (Synopsys)

新思科技是专為开发电子產品及软体应用创新公司提供「硅晶到软体(Silicon to Software™)」解决方案的最佳合作伙伴。新思科技名列美国标普500指数成分股,长期以来是全球电子设计自动化(EDA)和半导体IP领域的领导者,并发展成為提供软体品质及安全测试的领导厂商。不论是针对开发先进半导体系统单晶片(SoC)的设计工程师,或正在撰写应用程式且要求高品质及安全性的软体开发工程师,新思科技都能提供所需的解决方案,以协助工程师完成创新、高品质并兼具安全性的產品。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    43

    文章

    5594

    浏览量

    165947
  • eda
    eda
    +关注

    关注

    71

    文章

    2679

    浏览量

    172689
  • Synopsys
    +关注

    关注

    2

    文章

    156

    浏览量

    90094
  • 新思科技
    +关注

    关注

    5

    文章

    780

    浏览量

    50284
收藏 人收藏

    评论

    相关推荐

    2nm制程近况佳,N3X、N2P以及A16节点已在规划中

    联合首席运营官张晓强进一步指出,2nm制程的研发正处于“非常顺利”的状态:纳米片的“转换效果”已达预定目标中的90%,良率亦超过80%。
    的头像 发表于 05-24 16:38 757次阅读

    思科技物理验证解决方案已获得公司N3P和N2工艺技术认证

    由Synopsys.ai EDA套件赋能可投产的数字和模拟设计流程能够针对台公司N3/N3P和N2
    的头像 发表于 05-14 10:36 390次阅读
    新<b class='flag-5'>思科</b>技物理验证解决方案已获得<b class='flag-5'>台</b><b class='flag-5'>积</b>公司<b class='flag-5'>N</b>3P和<b class='flag-5'>N2</b>工艺技术认证

    思科技与公司深化EDA与IP合作

    思科技近日与公司宣布,在先进工艺节点设计领域开展了广泛的EDA和IP合作。双方的合作成果已经成功应用于一系列人工智能、高性能计算和移动设计领域,取得了显著成效。
    的头像 发表于 05-13 11:04 457次阅读

    思科技与公司深度合作,推动芯片设计创新

     新思科EDA事业部战略与产品管理副总裁Sanjay Bali表示:“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC Com
    的头像 发表于 05-11 16:25 375次阅读

    思科技面向公司先进工艺加速下一代芯片创新

     新思科技携手公司共同开发人工智能驱动的芯片设计流程优化并提高生产力,推动光子集成电路领域的发展,并针对台
    发表于 05-11 11:03 416次阅读
    新<b class='flag-5'>思科</b>技面向<b class='flag-5'>台</b><b class='flag-5'>积</b>公司先进工艺加速下一代芯片创新

    是德科技、新思科技和Ansys推出全新集成射频设计迁移流程

    近日,是德科技、新思科技和Ansys携手,共同推出了一个革命性的集成射频(RF)设计迁移流程。这一流程旨在助力
    的头像 发表于 05-11 10:42 337次阅读

    2023年报:先进制程与先进封装业务成绩

    据悉,近期发布的2023年报详述其先进制程与先进封装业务进展,包括N2N3、N4、
    的头像 发表于 04-25 15:54 566次阅读

    基于法EDA电磁大脑EMOptimizer®独创快速产生模拟/射频电路图及其优化结果

    EMOptimizer基于法EDA电磁大脑,独创快速产生模拟/射频电路图及其优化结果。EMOptimizer由中国射频EDA领军品牌法
    的头像 发表于 03-17 14:56 1134次阅读
    基于法<b class='flag-5'>动</b><b class='flag-5'>EDA</b>电磁大脑EMOptimizer®独创<b class='flag-5'>快速</b>产生模拟/射频电路图及其<b class='flag-5'>优化</b>结果

    :规划1万亿晶体管芯片封装策略

    为达成此目标,公司正加紧推进N2N2P级别的2nm制造节点研究,并同步发展A14和A10级别的1.4nm加工工艺,预计到2030年可以实现。此外,
    的头像 发表于 12-28 15:20 580次阅读

    :1.4nm 研发已经全面展开

    来源:EETOP,谢谢 编辑:感知芯视界 万仞 在近日举办的IEEE 国际电子器件会议(IEDM)的小组研讨会上透露,其1.4nm 级工艺制程研发已经全面展开。同时,
    的头像 发表于 12-19 09:31 578次阅读

    首次提及 1.4nm 工艺技术,2nm 工艺按计划 2025 年量产

    12 月 14 日消息,在近日举办的 IEEE 国际电子器件会议(IEDM)的小组研讨会上透露,其 1.4nm 级工艺制程研发已经全面展开。同时,
    的头像 发表于 12-18 15:13 474次阅读

    今日看点丨高通骁龙 X Elite 芯片宣称多核性能比苹果M3高出 21%;传将于2024年4月开始装备2nm晶圆厂

    N22nm)项目的重要进展,因为该公司从未公布过2nm晶圆厂的确切时间表。   据报道称,虽然只是象征意义,但设备的搬入是晶圆厂建设的
    发表于 12-18 11:25 744次阅读

    思科技于2023公司OIP生态系统论坛上荣获多项年度合作伙伴大奖

    多个奖项高度认可新思科技在推动先进工艺硅片成功和技术创新领导方面所做出的卓越贡献 摘要 : 新思科技全新数字与模拟设计流程认证针对台公司N2
    发表于 11-14 14:18 282次阅读

    思科技携手合作伙伴开发针对台公司N4P工艺的射频设计参考流程

    (RF)设计和接口IP五项大奖。新思科技与公司长期稳固合作,持续提供经过验证的解决方案,包括由Synopsys.ai全栈式AI驱动型EDA解决方案支持的认证设计
    的头像 发表于 11-14 10:31 651次阅读

    思科技可互操作工艺设计套件助力开发者快速上手模拟设计

    模拟设计 新思科技携手Ansys 和 Keysight 共同推出全新射频设计参考流程,能够为现代射频集成电路设计提供完整解决方案 新思科技(Synopsys)近日宣布,其模拟设计迁移流程
    的头像 发表于 11-09 10:59 813次阅读