介绍一些寄生参数提取相关的文件

相信做过PR的都知道在抽取RC的时候我们会用到寄生参数提取文件，这里介绍一些寄生参数提取相关的文件。

tf/tech LEF文件

在布局布线过程中，Wire逐渐有了Layer、Length和Width的物理信息。对于早期的PR工具（如Astro），它们会读取工艺文件中的参数信息（如方块电阻、方块电容（对地）等）来计算Wire/Net的Delay：

RESISTANCE RPERSQ value

Specifies the resistance for a square of wire, in ohms per square.

The resistance of a wire can be defined as RPERSQU x wire length/wire width

CAPACITANCE CPERSQDIST value

Specifies the capacitance for each square unit, in picofarads per square micron. This is used to model wire-to-ground capacitance.

TLU文件

我们也可以根据工艺文件来生成TLU电阻电容查找表文件来加快PR工具抽取RC的速度。其实TLU文件已经比较老了，是多年前使用的RC查找表。之前用比较老的180 nm工艺库的时候貌似还没有TLU+文件，用Astro做PR搭配TLU抽Net的RC，流片出来测试也没有问题，毕竟0.18的工艺已经蛮老了…

之后再用0.18工艺去流片的时候发现标准单元库已经发生了挺大的变化了，不但有了TLU+文件，居然也用了Tapless工艺…普及的这么快的么，就连这么老的工艺都用了Tapless…

为了跟上时代步伐（其实是比较先进的工艺比如40 nm、28 nm等已经不太支持Astro了，如果要用的话方法Flow会非常麻烦，由其是MCMM…）

TLU+/capTable文件

如前所述，随着工艺进程的推进，衍生出了更加精确的TLU+以及capTable查找表文件，它们可以通过itf和ict文件转换而成，用的命令分别是grdgenxo和generateCapTbl。

另外一个大的变化是，用来抽取寄生RC的这些TLU+或者capTable文件多了很多，也就是RC Corner多了很多（这个之后有介绍）。比如Cbest Cworst RCbest RCworst还有Typical，如果搭配PVT Corner的话，那么组合真的多。难道定scenario的时候就把所有组合都写进去么？当然不是，这样只会加重EDA工具的负担，只要挑选那些重要的Corner的组合就可以了。具体的可以参考ICC教程里面OCV和MCMM的推文。

itf/ict文件

前面提到了itf和ict文件，它们是生成前面介绍的TLU+和capTable，以及后边将要介绍的nxtgrd/qrcTechfile的重要输入文件，这里对它们进行简要的介绍。

itf和ict文件是工艺参数文件，记录了每层材料的电阻率、介电常数、温度系数、最小宽度等详细信息。EDA工具没有直接使用这类文件进行RC的抽取，因为计算量是巨大的，将严重影响EDA工具的速度。为了减少RC抽取过程中的计算量，节省RC抽取的时间，我们一般不直接使用这种文件而是先将其转换成查找表文件（TLU+以及capTable）。PR工具根据导线的长度和宽度查表即可得到电阻电容值，虽然过程中也要计算一些系数的影响(比如温度系数)，但计算量已经大幅降低了。

nxtgrd/qrcTechfile文件

为了提高RC提取的精度，我们会使用更加精确的RC提取引擎或者RC提取工具（如StarRC），它们的输入是nxtgrd/qrcTechfile文件。同样，它们也可以有itf和ict文件转换而成，用的命令分别是Techgen和grdgenxo。注意：该转换过程非常耗时！

总结：

文件格式	全拼	说明
tf	Technology File	工艺文件
tlu	Table Look Up	S家PR工具用的net电阻电容查找表
itf	Interconnect Technology Format	S家工具用到的互联工艺格式文件
ict		C家工具用到的互连工艺格式文件
tluplus	TLU Plus	S家PR工具用的net电阻电容查找表，tlu升级版格式
capTable	Cap Table	C家PR工具用的net电阻电容查找表
nxtgrd	New Xtraction GenericRegression Database	StarRC提取寄生参数用的RC model
qrcTechfile	QRC Technology File	QRC引擎提取寄生参数用的RC model

ict转capTable -> generateCapTbl

generateCapTbl是Innovus安装包里面的一个程序，要想使用它，你首先需要安装Innovus，且将Innovus的安装路径加到~/.bashrc或者~/.cshrc里面，可以在Innovus的安装路径下找到它：

[IC@eda bin]$ pwd

/home/opt/Cadence/INNOVUS181/bin

[IC@eda bin]$ l generateCapTbl

lrwxrwxrwx 1 root root 16 Oct 23 2020 generateCapTbl -> .cdnWrapperIndep

实例：

直接在Terminal里面运行generateCapTbl -ict xxx -lef yyy -output zzz即可。

generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMIN.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-outputqrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMIN.capTbl


generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMAX.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-output qrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMAX.capTbl




generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMAX.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-output qrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMAX.capTbl




generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMIN.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-outputqrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMIN.capTbl




generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_TYPICAL.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-output qrc_40LL_1P8M_6Ic_2TMc_ALPA1_TYPICAL.capTbl

ict转qrcTechFile

Techgen是EXT的命令：/home/opt/Cadence/EXT151/bin/Techgen，要想使用它，需要安装EXT，在安装路径下可以找到它：

[IC@eda bin]$ pwd

/home/opt/Cadence/EXT151/bin

[IC@eda bin]$ l Techgen

lrwxrwxrwx 1 root root 18 Oct 23 2020 Techgen -> ./.cdnWrapperIndep

下面给一个Cadence官网相关的PPT：

How qrcTechFile is Created Through TechGen Process? (Video)

qrcTechFile is a critical input for Quantus Extraction and the video details steps involved in creating the tech file through TechGen process that involves Simulation and Compilation steps.

   

---

审核编辑 ：李倩