0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浅谈ESD防护设计—NMOS的妙用(二)

冬至子 来源:番茄ESD小栈 作者:番茄ESD小栈站长 2023-05-16 16:49 次阅读

这期继续分享NMOS在ESD防护中的妙用。上期讲到改变GGNMOS中反偏结的击穿电压可以实现对Trigger Voltage的改变。而众多改变反偏结击穿电压的方法无论是改变掺杂浓度还是改变拓扑结构,其本质都是通过改变反偏结空间电荷区的电场分布来改变Trigger Voltage。

poYBAGRjQyCAZTYjAADMmrfkaDw011.png

图一。掺杂浓度对电场分布与击穿电压影响示意图。

掺杂浓度越低,空间电荷区越大,电场分布越广,击穿电压也就越大。同时通过调整器件的拓扑结构也能实现对Trigger Voltage的调控。

同样线宽下多指结构能分散电场分布,提高击穿电压。

pYYBAGRjQy-AdCRBAADLmjYyGBw519.png

图二。多指结构与单指示意图。(图片源于《ESD circuits and Device》.Voldman)

pYYBAGRjQ0CAKRv3AAD0rT5Ev7g903.png

图三。叉指电流分布。(图片源于《ESD circuits and Device》.Voldman)

目前主流的ESD设计都采用叉指结构。无论是GGNMOS还是GCNMOS。

poYBAGRjQ1OAe8juAAA-2DoZPfo110.png

图四。尾端接触孔。(图片源于《ESD circuits and Device》.Voldman)

Voldman指出不同接触孔的电流分布是有区别的,两端的接触孔电流密度更大,调整两端接触孔的距离也能改变击穿电压。

pYYBAGRjQ2SAPwkOAACjsEzgVcs674.png

图五.Silicide示意图。(图片源于《ESD circuits and Device》.Voldman)

Silicide在保护器件的同时,也能提高器件的击穿电压。

Holding Voltage调制

GGNMOS作为Snap-back型器件,针对其Holding Voltage的调制也是业界焦点。根据上一篇对GGNMOS机理的分析,可以得出若想改变Holding Voltage便需要改变寄生三极管中雪崩击穿载流子与漂移载流子的比例。漂移载流子累积越慢,其Holding Voltage越低。常规三极管在击穿后也存在极其微弱的Snap-Back,如图所示,因为常规BJT的基区很薄,掺杂浓度也不高,所以击穿后,漂移载流子很快能占据上风。

poYBAGRjQ3OAPmJJAAEUC3ogBPA792.png

图六。常规BJT的I-V特性曲线。(图片源于《模拟集成电路的分析与设计》.GRAY)

已知原理后可以通过调整源漏间距,改变寄生BJT基区浓度等手段改变Holding Voltage。

业界一般很少对结构参数进行微调,因为微调带来的改变叠加工艺偏差会带来很多意想不到的结果,所以更多的需要设计人员对结构与机理进行理解。而Trigger Voltage和Holding Voltage的选取也有很多的讲究,这会单独做一期Design Window的分享。

GGNMOS最关键的参数就是Trigger Voltage和Holding Voltage,至于第二次热击穿, 更多的受制于工艺。工艺线宽越大,二次击穿越大。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 三极管
    +关注

    关注

    142

    文章

    3593

    浏览量

    121565
  • ESD
    ESD
    +关注

    关注

    48

    文章

    2005

    浏览量

    172667
  • BJT
    BJT
    +关注

    关注

    0

    文章

    221

    浏览量

    18100
  • NMOS管
    +关注

    关注

    2

    文章

    120

    浏览量

    5390
收藏 人收藏

    评论

    相关推荐

    ESD防护电阻的妙用与失效分析

    无源器件在电路中一直扮演着很重要的角色,同样在ESD设计中也需要应用无源器件,亦或是无源器件也同样要承受ESD冲击。
    的头像 发表于 06-12 17:15 5630次阅读
    <b class='flag-5'>ESD</b><b class='flag-5'>防护</b>电阻的<b class='flag-5'>妙用</b>与失效分析

    浅析ESD 防护ESD 防护器件

    。 电子产品轻薄化的发展趋势使其对ESD 防护要求越来越高,MOV 渐渐有些力不从心,硅基ESD极管则开始崭露头角。结语ESD 是一个“看
    发表于 07-31 14:59

    电路级静电防护设计技巧与ESD防护方法

    ESD防护方法  1、并联放电器件  常用的放电器件有TVS,齐纳极管,压敏电阻,气体放电管等。如图  1.1、齐纳极管( Zener Diodes ,也称稳压
    发表于 10-23 16:08

    【转】电路级静电防护设计技巧与ESD防护方法

    CTA测试执行得是3级,即接触放电6KV,空气放电8KV。很多手机厂家内部执行更高的静电防护等级。当集成电路( IC )经受静电放电( ESD)时,放电回路的电阻通常都很小,无法限制放电电流。例如将带
    发表于 04-23 16:38

    电路级静电防护设计技巧与ESD防护方法

    等级,目前手机CTA测试执行得是3级,即接触放电6KV,空气放电8KV。很多手机厂家内部执行更高的静电防护等级。 当集成电路( IC )经受静电放电( ESD)时,放电回路的电阻通常都很小,无法
    发表于 07-07 08:26

    探索ESD防护器件的原理及选用

    或多个极管组成单或双向ESD防护极管或ESD防护阵列,以实现单通道或多通道线路
    发表于 09-22 16:51

    USB3.0接口的ESD防护设计

    寄生电容必须小于0.3pF。第防护组件对ESD的耐受能力必须要高,最少要能承受IEC 61000-4-2接触模式8kV ESD的轰击。第三、也是最重要的一项要求,
    发表于 10-27 15:46

    如何进行ESD防护

    不适用。随着科技电子的发展,特别是消费电子产品,向着多功能、轻薄化发展,使得内部IC尺寸不断减小,相应ESD防护能力不断减弱。这时,电子工程师在设计过程中,通常会加入ESD静电保护器,当下使用率极高的
    发表于 04-27 16:12

    ESD防护的PCB设计准则

    ESD防护的PCB设计准则 ESD的意思是“静电释放”的意思,国际上习惯将用于静电防护的器材统称为“ESD”,中文名称为静
    发表于 04-07 22:27 2429次阅读

    浅谈ESD防护设计—NMOS妙用(一)

    目前主流的ESD-NMOS有两大设计思路:GGNMOS(Gate Ground NMOS),GCNMOS(Gate Couple NMOS)。
    的头像 发表于 05-16 16:44 1.4w次阅读
    <b class='flag-5'>浅谈</b><b class='flag-5'>ESD</b><b class='flag-5'>防护</b>设计—<b class='flag-5'>NMOS</b>的<b class='flag-5'>妙用</b>(一)

    ESD防护器件,超低结电容,型号齐全

    ”超低电容ESD防护器件”成为了近段时间客户咨询的重点物料。在咨询的过程中,很多客户经常把ESD静电保护极管也称为TVS极管,超低电容
    的头像 发表于 11-12 12:04 1713次阅读
    <b class='flag-5'>ESD</b><b class='flag-5'>防护</b>器件,超低结电容,型号齐全

    ESD防护ESD静电极管

    关于ESD防护想必大家多多少少都了解过一些,目前主要有两种ESD防护器件产品,一是ESD静电
    的头像 发表于 11-01 14:52 1517次阅读
    <b class='flag-5'>ESD</b><b class='flag-5'>防护</b>之<b class='flag-5'>ESD</b>静电<b class='flag-5'>二</b>极管

    如何提高ESD静电防护 PCB ESD防护设计的重要措施

    板子lay的好,ESD没烦恼。提高ESD静电防护,PCB设计需要做好以下几点。
    的头像 发表于 09-14 09:45 2695次阅读
    如何提高<b class='flag-5'>ESD</b>静电<b class='flag-5'>防护</b> PCB <b class='flag-5'>ESD</b><b class='flag-5'>防护</b>设计的重要措施

    电容在ESD测试整改中的妙用

    电容在ESD测试整改中的妙用
    的头像 发表于 12-07 09:44 608次阅读
    电容在<b class='flag-5'>ESD</b>测试整改中的<b class='flag-5'>妙用</b>

    极管器件在ESD防护中的作用

    早期工艺都是使用单个反偏极管作为ESD防护器件。但是这种设计方法只适用于大线宽工艺。随着工艺的进步,现阶段的ESD防护策略已经不建议
    的头像 发表于 12-04 14:18 2791次阅读
    <b class='flag-5'>二</b>极管器件在<b class='flag-5'>ESD</b><b class='flag-5'>防护</b>中的作用