基于RISC-V的网关实现

RISC-V等精简指令集架构 (ISA) 比复杂指令集架构更高效，并且占用资源更少。工业物联网 (IIoT) 应用通常不仅需要模块之间具有高度连接性和协作水平，还需要保持较低成本以及降低功耗。Terasic T-Core FPGA MAX 10开发板围绕针对基于RISC-V设计的Intel® MAX 10 FPGA构建，提供了一套综合硬件设计平台，是控制面或数据路径应用中用于经济高效设计的一款出色的开发解决方案，通过高水准的可编程逻辑来实现其设计灵活性。

工业物联网应用中的网关

物联网 (IoT) 网关将众多传感器读数 (通常使用模拟、数字或简单的串行通信) 组合并桥接到更高级别的串行通信通道 (如简单的UART) 、更复杂的通道 (如I2C或SSI，乃至CAN、USB或以太网) 。这种桥接通常会进行一些本地计算，这样就不需要将原始数据发送到云端，而是在传感器读数超出范围时便发送通知。

用于这类物联网桥接的开发平台需要极大的灵活性——在传感器端支持各种模拟输入、通用输入和简单串行通信；在管理端提供更高级别的通信 (如I2C和SSI) ——同时还提供用于数据处理的计算和存储能力。

这种桥接类型的一款理想目标开发板是Terasic Technologies T-Core FPGA MAX 10开发板 (图1) 。MAX 10 FPGA可以部署许多标准串行接口可编程逻辑元件， 还可以托管RISC-V内核来执行处理任务，并且还带有一个板外QSPI闪存设备，用于源代码和数据存储。该FPGA具有双ADC，最多有10个针脚用于传感器读数。该开发板有12个I/O针脚，可用于通用用途或用作I2C或SSI通信通道。

在Terasic T-Core FPGA MAX 10开发板上实现桥接应用的RISC-V

在开发板上实现高效的RISC-V处理器，可谓非常契合物联网桥的许多关键要求，此举最关键的方面包括在功率和处理方面实现更高的效率、更低的成本、广泛的协议灵活性和强大的安全性。

效率

RISC-V ISA的基本优点之一就是其处理效率。简单的CPU操作无需特殊的处理器寄存器即可直接使用内存，从而提高了速度并减少了所需的内存占用。利用缓存子系统，频繁使用的位置会自动可用，并且访问时间更短，从而带来了快速专门寄存器访问的优势，无需进行复杂、低效的编程。网关通过较低的功耗和较小的代码空间而受益于这种优势。而且，网关是高度数据传输密集型的，因为数据包通常仅仅是被传输、分解或缝合在一起。从一种协议更改为另一种协议所需的处理很少，这样就使高效的内存搬运成为关键优势。更高效的处理还有助于实现面向AI的网关功能，以识别异常事件，并在潜在问题变成真正问题之前对其进行预测。

灵活性和协议支持

网关在协议、操作系统以及物理连接和模块化结构方面需要灵活。RISC-V开源架构让支持各种协议和适应不断变化的需求变得容易。通过访问外围驱动程序和堆栈的源代码以及相关协议，可以轻松地在开发过程中甚至部署后根据需要对其进行修改。这使外围设备便于模块化，使得协议能够随着行业标准的变化轻松互换、更新或增强，这样就可以延长IIoT网关的生命周期，并降低整体系统部署成本，这是IIoT实施中的关键因素。

安全性

实现信任根需要基于RISC-V硬件的安全性，而信任根是任何强大的安全系统的基础。信任根是众多安全相关功能 (例如安全启动、加密计算、安全密钥和证书存储) 的已知安全起点。信任根通常通过用于保护安全数据和外围功能、实现篡改保护、生成密钥并为应用软件提供安全更新的专门硬件提供支持。当系统需要云存储时，网关可以使用受信任的加密标准来保护往返于云的数据 。利用可用于加密、解密、证书管理和安全数据通信协议的开源实现，开发人员可以访问所有与安全性相关的代码，从而使测试和验证设计的稳健性更加容易。此外，开源环境的另一个好处是，能够根据特定的应用需求自定义和升级代码，而无需等待第三方开发和发布定期更新。

结语

随着IIoT环境产生新的应用和收入流，网关将继续发展。随着它们变得越来越复杂，将需要额外的处理能力，这意味着还需要在网关内进行更多的数据处理，以尽可能减少发送到云的数据流量。Terasic T-Core FPGA MAX 10开发板可为开发人员提供所需的工具，为这些数据密集型应用设计经济高效的单芯片解决方案。随套件提供的开箱即用型RISC-V支持有助于满足当前和未来物联网网桥所需的效率、灵活性和安全性。

审核编辑：郭婷