0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Video In to AXI4-Stream IP核知识介绍

fpga加油站 来源:fpga加油站 2023-05-18 14:55 次阅读

大家好!今日分享一些关于Video In to AXI4-Stream IP 核的知识。在具体学习IP核的过程中,我也将分享一些关于如何看xilinx英文文档的技巧。相比于翻译的xilinx中文文档,直接看原汁原味的英文文档当然是最好的。或许我们一开始看起来会很费劲,但是我们看多了后就会知道先看哪一部分,以及常用的重复频率高的专业词汇是什么意思。再次提醒下大家,翻译的中文文档是辅助作用,大家最终一定要学会看英文文档,英文文档才是最准确的,这是成为一个合格的FPGA工程师的必备技能。下面进入对Video In to AXI4-Stream IP 核的介绍。

通常来说,官方给的xilinx英文文档通常都含有以下几个章节:

2c54f186-f4af-11ed-90ce-dac502259ad0.png

这几个章节也是我们经常看的,至于其他什么Example Design、版本修订等章节都很少看。

当我们需要学习一个完全陌生的IP核时:

首先,我们应该看第一章:Overview,对IP核有一个大概的了解。就像公司来了新同事,首先我们看到的是他的外表,最先了解的是他的名字、工种等大致的内容。

其次,我们要去看第二章:Product Specification,第二章又要先看Port descriptions,即IP核的引脚(管脚)信息。为什么呢?这一点如果你做过Zynq相关项目就能够理解了。通常我们需要在block中把各个IP核连线,而连线的点就是各个IP核的引脚。如果引脚连错了,Vivado会疯狂报错。

2c5b405e-f4af-11ed-90ce-dac502259ad0.png

再次,就是第三章:Designing with the Core。这一章通常会对IP核使用的时钟、复位以及其他使用要点进行讲解。

最后,就是第四章:Design Flow Steps。对于我们一开始应用IP核时,最想看的其实就是第四章,因为其中有对IP核的各个参数的解释。也就是我们在Vivado中调出IP后需要选的那些参数以及参数的含义,都包含在第四章Design Flow Steps中。如下图界面就是调出IP核后的界面,这是不是我们最想看的内容呢?

2c61ba6a-f4af-11ed-90ce-dac502259ad0.png

当然,这只是我个人的经验,仅供参考。有的朋友也会直接看第四章:Design Flow Steps。因为调出IP核后不就是设置参数这些操作嘛!管它是啥,就是干!哈哈。

以上是方法论,就是对于不同的文档都可以这样看,这样用。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Xilinx
    +关注

    关注

    71

    文章

    2163

    浏览量

    120971
  • Video
    +关注

    关注

    0

    文章

    195

    浏览量

    45159
  • 引脚
    +关注

    关注

    16

    文章

    1179

    浏览量

    50254

原文标题:Video In to AXI4-Stream IP核介绍

文章出处:【微信号:fpga加油站,微信公众号:fpga加油站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Video Frame Buffer IP初学者入门案例分析

    Video Frame Buffer IP 而不是 AXI VDMA IP 呢? 答案就记录在( 赛灵思答复记录 72543 )中。究
    的头像 发表于 11-16 15:23 5316次阅读
    <b class='flag-5'>Video</b> Frame Buffer <b class='flag-5'>IP</b>初学者入门案例分析

    有人有经验AXI4-Stream到视频输出IP吗?

    be experienced AXI4-Stream to Video Out IP core?Is there any special keys I need to pay attention to make
    发表于 03-08 10:00

    请问我对AXI4-Stream FIFO的理解不正确吗?

    嗨,我正在研究Spartan 6的设计。数据来自PCIe IP,频率为62.5MHz,通过AXI4-Stream FIFO同步到100 MHz系统时钟。这是一个示例波形;m_axis_tvalid
    发表于 08-12 07:29

    请问AXI4-StreamVideo核心的技巧有什么?

    大家好。我遇到了xilinx视频内核的问题,并试图解决这个问题好几周但都失败了。有人能给我一些关于AXI4-StreamVideo核心的技巧吗?我试图在我的项目中实现Video Scaler核心
    发表于 11-08 09:53

    如何将AXI4-Stream与CH7301接口?

    我有SP605&amp; ML506 Xilnx开发板。我想从FPGA驱动CH7301芯片。我正在寻找一些帖子或应用笔记,可以帮助我把这两件事放在一起。我一直在关注核心AXI4-Stream到视频
    发表于 03-20 09:04

    axi4-stream互连问题如何解决

    你好,大家好。我正在使用EMI14.4和xc6v315t。我正在尝试模拟IP CORE.It的axi4-stream interconnect.I配置ip为6siand 4mi。但是当
    发表于 06-18 15:08

    axi4-stream combiner问题的解决办法?

    AXI4-Streamslave接口上TDATA信号的宽度(以字节为单位)。 AXI4-Stream主接口TDATA宽度是此值乘以从属接口数参数。此参数是一个整数,可以在0到(512 /从站接口数)之间变化。设置为0以省略
    发表于 08-20 14:36

    AXI-stream数据传输过程

      AXI4-StreamAXI4的区别在于AXI4-Stream没有ADDR接口,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时,允许无限制的数据突发传输规模
    发表于 01-08 16:52

    Xilinx的LogiCORE IP Video In to AXI4

    Xilinx的视频的IP CORE 一般都是 以 AXI4-Stream 接口。 先介绍一下, 这个IP的作用。 下面看一下这个IP 的接口
    发表于 02-08 08:36 595次阅读
    Xilinx的LogiCORE <b class='flag-5'>IP</b> <b class='flag-5'>Video</b> In to <b class='flag-5'>AXI4</b>

    自定义sobel滤波IPIP接口遵守AXI Stream协议

    自定义sobel滤波IP IP接口遵守AXI Stream协议
    的头像 发表于 08-06 06:04 3877次阅读

    AXI-Stream代码

    AXI-Stream代码详解 AXI4-StreamAXI4的区别在于AXI4-Stream没有ADDR接口,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时,允许
    的头像 发表于 11-05 17:40 3495次阅读
    <b class='flag-5'>AXI-Stream</b>代码

    关于AXI4-Stream协议总结分享

    XI4-StreamAXI4的区别就是AXI4-Stream去除了地址线,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时。由于AXI4-Stream协议(amba
    的头像 发表于 06-23 10:08 2256次阅读

    AXI4-Stream Video 协议和AXI_VDMA的IP介绍

    本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP相关内容。为后
    的头像 发表于 07-03 16:11 8198次阅读

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4 是一种高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的memory-mapped 总线,而 AXI4-Stream 可以传输高速数据流。从字面意思去理解
    的头像 发表于 07-04 09:40 8401次阅读

    LogiCORE IP AXI4-Stream FIFO内核解决方案

    LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream
    的头像 发表于 09-25 10:55 1384次阅读
    LogiCORE <b class='flag-5'>IP</b> <b class='flag-5'>AXI4-Stream</b> FIFO内核解决方案