0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe 6.0入门之什么是 PCIe 6.0

jf_78858299 来源:知芯有道 作者:知芯有道 2023-05-22 17:27 次阅读

PCIE 6.0 (一)

⊙PCIE ⊙介绍

PCI Express® 6.0 (PCIe® 6.0) 规范由 PCI-SIG® 于 2022 年 1 月发布。最新一代的 PCIe 标准带来了许多激动人心的新功能,旨在提高计算密集型工作负载的性能,包括数据中心AI/ML 和 HPC 应用程序。

我们将持续几期为大家介绍PCIE 6.0协议

0****1

**###

什么是 PCIe 6.0

**

图片

自 PCIe 3.0 以来,每一代新标准的数据速率都翻了一番。 PCIe 6.0 将数据速率提高到每秒 64 千兆传输 (GT/s),是 PCIe 5.0 的两倍。 对于显卡和网卡典型的 x16 链路,链路带宽达到每秒 128 GB (GB/s)。 与前几代产品一样,PCIe 6.0 链路是全双工的,因此它可以同时在两个方向上提供 128 GB/s 的带宽,总带宽容量为 256 GB/s。

PCIe 除了已经广泛扩展到服务器和 PC 之外,其规模使其对物联网、汽车、医疗和其他领域以数据为中心的应用程序具有吸引力。 也就是说,PCIe 6.0 的初始部署将针对需要尽可能高带宽的应用程序,这些应用程序可以在数据中心的核心找到:AI/ML、HPC、网络和云图形。

下图显示了 PCIe 规范随时间的演变:

图片

0****2

**## PCIe 6.0 有什么新功能

**

图片

为实现 64 GT/s,PCIe 6.0 引入了新功能和创新:

1. PAM4 信令:

PCIe 1.0 到 5.0 使用不归零 (NRZ) 信号,每个时钟提供 1 位。 此外,PCIe 1.0 和 2.0 采用 8b/10b(八位/十位)编码,而 3.0 到 5.0 采用 128b/130b 编码。 相比之下,PCIe 6.0(以及即将推出的 7.0)使用脉冲幅度调制 4 级 (PAM4),这是一种多级信号调制格式,每个时钟提供 2 位。

PCIe 6.0 使用 PAM4 信号(“四级脉冲幅度调制”),每个时钟周期将 2 位组合为 4 个幅度级别(00、01、10、11),与 PCIe 5.0 和前几代相比,它 使用 NRZ 调制,每个时钟周期 1 位和两个幅度级别 (0, 1)。

图片

2.前向纠错(FEC)

权衡总是存在的,与 NRZ 相比,向 PAM4 信号编码的过渡引入了明显更高的误码率 (BER)。 这促使采用前向纠错 (FEC) 机制来缓解较高的错误率。 PCIe 6.0 FEC 足够轻,对延迟的影响最小。 它与强大的 CRC(循环冗余校验)结合使用,可将链路重试概率保持在 5×10^-6 以下。 这个新的 FEC 功能旨在将延迟时间缩短到 2ns 以下。

虽然 PAM4 信号更容易出错,但由于调制技术的性质,与 PCIe 5.0 相比,通道损耗不受影响,因此 PCB 上 PCIe 6.0 信号的范围将与 PCIe 5.0 相同。

3. FLIT 模式:

PCIe 6.0 引入了 FLIT 模式,在这种模式下,数据包以固定大小的流量控制单元组织,而不是过去几代 PCIe 中的可变大小。 引入 FLIT 模式的最初原因是纠错需要使用固定大小的数据包; 然而,FLIT 模式还简化了控制器级别的数据管理,并带来更高的带宽效率、更低的延迟和更小的控制器占用空间。 让我们花一分钟时间来解决带宽效率问题:对于固定大小的数据包,不再需要物理层的数据包成帧,这为每个数据包节省了 4 个字节。 FLIT 编码还消除了以前 PCIe 规范中的 128B/130B 编码和 DLLP(数据链路层数据包)开销,从而显着提高 TLP(事务层数据包)效率,尤其是对于较小的数据包。

4. PCIe 6.0的其他变化:

L0p 模式:使用较少的lane以节省电力

新的 PIPE 规范:用于 PHY 到控制器接口

PCIe 6.0 有趣的是降低了前几代的 x32 和 x12 接口宽度。 在 PCIe 5.0 和更早的规范中,这些宽度从未在市场上实现。

0****3

**## 为什么现在是 PCIe 6.0

**

图片

2015 年之前,PCIe 在带宽方面远远领先于市场所需。 没有运行得更快的市场驱动力,因此规范的发展速度较慢。 2015年后,全球数据流量呈爆发式增长。 数据中心过渡到 100G 以太网(及以上)将瓶颈推向服务器和网络设备中的 PCIe 互连。

PCIe 6.0 规范完全支持数据中心向 800G 以太网的过渡:每秒 800 Gb (Gb/s) 需要 100 GB/s 的带宽,这在 x16 PCIe 6.0 链路的 128 GB/s 范围内; 800G 以太网与 PCIe 一样,是全双工的。 此外,数据中心通用计算和网络并不是 PCIe 6.0 背后的唯一驱动力。 AI/ML 加速器对更多带宽的需求永无止境。 处理 AI/ML 训练模型的关键在于速度,加速器移入移出数据的速度越快,训练的执行效率和成本效益就越高。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCI
    PCI
    +关注

    关注

    4

    文章

    662

    浏览量

    130182
  • 数据中心
    +关注

    关注

    16

    文章

    4676

    浏览量

    71948
  • PCIe
    +关注

    关注

    15

    文章

    1217

    浏览量

    82431
  • HPC
    HPC
    +关注

    关注

    0

    文章

    311

    浏览量

    23681
收藏 人收藏

    评论

    相关推荐

    Samtec技术前沿 | 多重原因促使PCIe® 6.0采用了PAM4

    PCIe® 6.0规范的一个新功能。   PCIe® 6.0 全新规范      2022年初, PCI-SIG®发布了完整版本的PCI Express®(
    发表于 05-11 10:30 867次阅读
    Samtec技术前沿 | 多重原因促使<b class='flag-5'>PCIe</b>® <b class='flag-5'>6.0</b>采用了PAM4

    PCIe 6.0元年,AI与HPC迎来新速度

    电子发烧友网报道(文/周凯扬)2022年1月,PCI-SIG发布了PCIe 6.0规范,正式拉开了接口带宽大幅升级的序幕。然而,在规范公布的两年时间里,也已经更新了6.0.1和6.1版本,PCIe
    的头像 发表于 01-31 09:02 2747次阅读

    楷登电子发布PCIe 6.0规范Cadence IP

    中国上海,2021 年 10 月 22 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)宣布发布支持 TSMC N5 工艺的 PCI Express(PCIe6.0 规范
    的头像 发表于 10-26 14:28 4322次阅读

    泰克提供业界首创的 PCIe 6.0 测试解决方案

    在 PCI-SIG工作组发布PCIe 6.0 基本规范和验证要求仅几周后,全球测试与测量领导者泰克公司推出了业界首个基于最新规范PCIe 6.0的发射器测试解决方案。
    发表于 02-21 10:11 1172次阅读

    PCIe 6.0的新变化与新挑战

    2022年1月11日,PCI-SIG正式发布了PCI Express(PCIe) 6.0最终版本1.0,标志着各大IP、芯片厂商可以开始着手设计、开发自己技术和产品了。从技术上来说,PCIe
    的头像 发表于 04-13 13:50 4734次阅读

    是德科技发布新款端到端的PCIe5.0/6.0测试解决方案

    提供PCIe5.0/6.0 从仿真到物理层到协议层的完整测试方案。
    的头像 发表于 04-18 11:35 1791次阅读

    PCIe 6.0规范及它是如何从过去的规范演变而来的

    虽然与前几代相比,PCIe 6.0 的变化很大,但业界对其采用有着强大而广泛的支持。PCIe 在每个现代计算架构中无处不在,您应该期望 PCIe 6
    的头像 发表于 06-01 17:15 2260次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>规范及它是如何从过去的规范演变而来的

    干货:PCIE6.0技术剖析

    关于PCIe6.0 你需要知道的都在这里 从正式发布至今,PCI Express(PCIe)发展迅速,已经成为高性能计算、人工智能/机器学习(ML)加速器、网络适配器和固态存储等应用不可或缺的一项
    的头像 发表于 12-07 07:40 4664次阅读

    如何破解PCIe 6.0带来的芯片设计新挑战?

    本文转载自《半导体行业观察》 感谢《半导体行业观察》对新思科技的关注 PCI Express (PCIe) 6.0规范实现了64GT/s链路速度,还带来了包括带宽翻倍在内的多项重大改变,这也为SoC
    的头像 发表于 01-19 16:50 882次阅读

    AI和数据中心:PCIe 6.0,你是懂加速的

    要想享受最新的800G以太网的联网速度,就需要与匹配的串行总线接口。同理,数据中心固态驱动器(SSD)和AI应用中使用的加速器也对传输速度有很高的需求。这就是为什么PCI Express(PCIe
    的头像 发表于 07-12 17:50 1750次阅读

    PCIe 6.0的优化设计方案探讨分析

    为了实现64GT/s的链路速度,PCIe 6.0采用脉冲幅度调制4级 (PAM4) 信号,在与32GT/s PCIe相同的单元间隔(UI)中提供4个幅度级别(2 位)。图1显示了三眼眼图与此前的单眼眼图的对比。
    发表于 08-05 09:33 911次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>的优化设计方案探讨分析

    新思科技PCIe 6.0 IP与英特尔PCIe 6.0测试芯片实现互操作

    :SNPS)近日宣布,新思科技PCI Express(PCIe6.0 IP在端到端64GT/s的连接下,成功实现与英特尔PCIe 6.0测试芯片的互操作性。这一全新里程碑也将保证,在
    发表于 10-12 15:11 341次阅读

    新思科技成功实现与英特尔PCIe 6.0测试芯片的互操作性

    新思科技PCIe 6.0 IP与英特尔 PCIe 6.0测试芯片实现互操作 在64GT/s 高速连接下成功验证互操作性,降低高性能计算SoC的集成风险 新思科技近日宣布,新思科技PCI
    的头像 发表于 10-16 09:22 785次阅读

    下一代PCIe5.0 /6.0技术热潮趋势与测试挑战

    迫切。 一、PCIe 5.0 /6.0技术升级 1)信号速率方面 从PCIe 3.0、4.0、5.0 到 6.0,数据速率翻倍递增,6.0
    的头像 发表于 03-06 10:35 978次阅读
    下一代<b class='flag-5'>PCIe</b>5.0 /<b class='flag-5'>6.0</b>技术热潮趋势与测试挑战

    如何简化PCIe 6.0交换机的设计

    由于全球数据流量呈指数级增长,PCIe 6.0 交换机的市场需求也出现了激增。PCIe 6.0 交换机在高性能计算(HPC)系统(尤其是数据中心)中为需要大带宽和超低延迟的应用提供了重
    的头像 发表于 07-05 09:45 479次阅读
    如何简化<b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>交换机的设计