新思科技一直与台积公司保持合作,利用台积公司先进的FinFET工艺提供高质量的IP。近日,新思科技宣布在台积公司的N3E工艺上成功完成了Universal Chiplet Interconnect Express (UCIe) PHY IP流片。UCIe IP是Multi-Die系统的一个关键组成部分,它使开发者能够在封装中实现安全和鲁棒的Die-to-Die连接,并提供高带宽、低功耗和低延迟。台积公司设计基础架构管理事业部负责人Dan Kochpatcharin表示:“台积公司一直与新思科技保持密切合作,共同推动半导体技术发展,为面向各种应用开发复杂的新型电子产品铺平道路。新思科技UCIe PHY IP在我们最先进的N3E工艺上成功流片是我们双方长期合作的最新里程碑,有助于设计团队实现Multi-Die系统的关键优势。由于该UCIe PHY IP采用台积公司的N3E工艺,这也就意味着开发者可以在3DIC设计中采用台积公司的3DFabric全系列3D芯片堆叠和先进封装技术。”UCIe联盟(负责制定和推进UCIe标准)主席Debendra Das Sharma博士表示:“Multi-Die系统现已成为半导体行业的主流,而UCIe技术则对该系统设计的成功与否起着至关重要的作用。我们很高兴看到联盟成员开发出这样的解决方案,帮助推动该标准的普及和创建强大的Die-to-Die连接解决方案。”
如今,由于系统和扩展复杂性不断增加,高性能计算(HPC)、人工智能和汽车等应用的变革前景充满了挑战,而Multi-Die系统(集成多个异构裸片或小芯片)可以帮助应对。通过在单个封装中集成多个裸片,开发者可以高效地创造功能更加先进的创新产品,重复使用经验证的裸片以降低风险,缩短产品上市时间,并快速打造系统功耗和性能都经过优化的新产品型号。随着先进封装技术的出现,再加上基于标准的IP以及针对此类架构优化的芯片设计和验证工具流程等等,Multi-Die系统的开发变得更加简单。
随着市场对该架构的需求日益增长,加上支持该架构的生态系统不断发展和成熟,2023年是Multi-Die系统发展中极为重要的一年。通过与生态系统的密切合作,新思科技提供了一个包含IP和EDA工具的综合解决方案,帮助简化这些系统的开发工作。
UCIe:互操作性的基石
UCIe与其他新兴Die-to-Die规范不同的是,它为Die-to-Die互连定义了一个完整的堆栈。这确保了兼容设备之间的互操作性。该标准提供了非常引人注目的性能指标,并支持各种先进封装(硅中介层、硅桥和RDL扇出)和标准封装(有机基板和层压板)。在UCIe涵盖的三个堆栈层中,PHY层为封装介质提供电气接口。
单片片上系统(SoC)的设计过程通常是按照从IP到芯片再到封装的顺序进行的。但在设计Multi-Die系统时,开发者需要采用整体性方法,以便考虑所有相互依赖关系。换言之,裸片接口设计与要采用的封装之间紧密相关。新思科技的UCIe PHY IP采用了一种灵活的架构,能够同时支持先进和标准的封装技术,带宽效率最高可达5Tbps/mm。该IP是完整UCIe解决方案的一部分,包括控制器IP和验证IP。UCIe控制器IP支持PCI Express和CXL等通用协议,并通过流媒体协议实现安全、低延迟的NoC到NoC链接。UCIe验证解决方案、验证IP及用于仿真和硬件辅助平台的事务处理器,包括ZeBu硬件加速系统和HAPS原型解决方案,可以帮助基于UCIe的互连系统更快地实现验证收敛。
UCIe PHY IP是与新思科技3DIC Compiler平台协同开发的,旨在提供专门的实现方案来使2.5D异构集成的UCIe布线实现自动化,从而提高生产力。
新思科技是UCIe联盟的成员,与其他行业领导者一起为该规范的制定做出了贡献。新思科技在Multi-Die系统架构方面拥有深厚的专业知识,其综合Multi-Die系统解决方案就是一个很好的例证。该解决方案旨在帮助开发者更快地集成异构芯片。新思科技将继续与台积公司合作,使UCIe IP适配更多的工艺节点和封装技术,同时也会与其他主要代工厂开展类似的合作。新思科技的IP产品组合提供完整的Die-to-Die IP解决方案,包括112G XSR控制器和PHY IP以及高级接口总线(AIB)PHY IP。
驱动Multi-Die系统设计
取得成功
随着各种计算密集型应用的出现,市场对芯片的需求不断增长,然而单片SoC制造已经接近了极限尺寸。Multi-Die系统为此提供了一种解决方案,它不仅能以经济高效的方式快速扩展系统功能,而且还能降低风险和系统功耗,并缩短产品上市时间。我们已经在市场上发现了数十种Multi-Die系统设计,很明显,这种架构正迅速成为芯片设计的首选架构,特别是对从事HPC、超大规模数据中心、高等级自动驾驶汽车和移动设备的设计团队而言。
为了推动Multi-Die系统的发展,市场上出现了许多先进的技术,UCIe就是其中之一。通过确保互操作性,UCIe随时准备为真正开放的Multi-Die生态系统铺平道路。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
原文标题:Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片
文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
相关推荐
的处理需求。为此,我们不断创新工程技术,Multi-Die系统也应运而生。这种在单一封装中实现异构集成的技术突破,不仅带来了更优越的系统功耗和性能,还提高了产品良率,加速了更多系统功能
发表于 12-19 10:34
•119次阅读
安富利旗下全球电子元器件产品与解决方案分销商e络盟与合作伙伴 Micro:bit 教育基金会日前携手宣布,e络盟成功达成了制造并分销超过 1000 万台 BBC micro:bit 计算机的重大
发表于 12-12 10:34
•146次阅读
近日,高性能ASIC设计服务领域的领先企业世芯电子(Alchip)宣布了一项重大技术突破——成功流片了一款2nm测试芯片。这一里程碑式的成就,使世芯电子成为首批
发表于 11-01 17:21
•843次阅读
神盾集团旗下IP公司乾瞻科技近日宣布,其基于JESD 230G规范设计的ONFI 5500 MT/s IP已成功通过N6/
发表于 10-30 17:33
•429次阅读
特斯拉的4680电池技术再次跨越重要里程碑,公司于9月15日欣然宣布,其第1亿颗创新性的4680电池已成功下线,这一成就标志着特斯拉在电池制造领域的飞速进展。特斯拉首席执行官埃隆·马斯克通过社交媒体向辛勤工作的电池团队致以热烈祝
发表于 09-18 15:30
•1227次阅读
的3nm Die-to-Die(D2D)多协议子系统IP。这一里程碑式的成果不仅标志着半导体互连技术的又一次飞跃,还通过深度融合台
发表于 08-01 17:07
•808次阅读
Multi-Die设计之所以成为可能,除了封装技术的进步之外,用于Die-to-Die连接的通用芯粒互连技术(UCIe)标准也是一大关键。 通过混合搭配来自不同供应商,甚至基于不同代工厂工艺
发表于 07-03 15:16
•961次阅读
在N3P上,公司利用之前的N3E工艺节点进行优化升级,以提升整体能效及晶体管密度。据介绍,N3E工艺
发表于 05-17 14:56
•869次阅读
N3E工艺的批量生产预期如期进行,其缺陷密度与2020年量产的N5工艺相当。台积电对N3E的良率
发表于 05-17 09:17
•953次阅读
由Synopsys.ai EDA套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺
发表于 05-14 10:36
•451次阅读
据悉,苹果将于当地时间今晚十时举行的“放飞吧”特别活动上发布全新iPad Pro产品,预计搭载M4处理器,且有传言称其将采用台积电N3E制程。
发表于 05-07 15:40
•749次阅读
英特尔的测试芯片Pike Creek由基于Intel 3技术制造的英特尔UCIe IP小芯片组成。它与采用台积电公司
发表于 04-18 14:22
•734次阅读
芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯
发表于 01-18 16:03
•1122次阅读
据悉,2024年台积电的第二代3nm工艺(称为N3E)有望得到更广泛运用。此前只有苹果有能力订购第一代N3B高端晶圆。经过解决
发表于 01-03 14:15
•863次阅读
据台积电公布的蓝图,N3P 工艺比现有的 N3E 工艺性能提高 5%,能耗降低 5%至 10%,芯片密度增加 1.04 倍。台
发表于 12-28 15:15
•955次阅读
评论