0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

JESD204B:高达12.5Gbps高速数据采集的新替代方案

星星科技指导员 来源:synopsys 作者:synopsys 2023-05-26 14:50 次阅读

您的PCB可以处理高达12.5Gbps的速度吗,感到惊讶,对吗?JESD204B标准为串行接口提供高达12.5Gbps的比特率。这种升级允许设计人员在FPGA/ASIC上使用更少的收发器,从而减少I/O数量和封装尺寸。新标准正在高速数据转换器应用中迅速采用,例如无线基础设施收发器、软件定义无线电、医疗成像系统以及雷达和安全通信

poYBAGRwVrWAUle7AAGpf8HUOQo690.png

多个串行通道和高达 12.5G 的转换器

回到10年前,设计人员使用传统的单端CMOS接口,将速度限制在200Mbps左右。然后是差分LVDS,改善了信号线和电源上的噪声耦合。该接口的局限性是在较低的采样速度下功耗较高。这给了CMOS接口存在的理由,至今仍在使用。随着更快的ADC的发展,需要比并行LVDS更节能的数字接口,这种需求催生了JESD204,一种高速串行链路,将单个或多个数据转换器连接到数字逻辑器件,JESD3A的数据速率高达125.204 Gbps,JESD12B的数据速率高达5.204Gbps。

poYBAGRwVriAI1BUAAHKUMHQ4ow086.png

为了选择使用LVDS或各种版本的JESD204串行接口规范的最佳转换器产品,比较每个接口的特性和功能是有用的。下表提供了简短的表格比较。

pYYBAGRwVryAYamzAAIy10XV6xg519.png

为什么我们关心JESD204B?

符合JESD204B标准的数据转换器以更高的速率串行化和传输数据,从而减少数据转换器或FPGA上的引脚数量。

布局简单,路线更方便,因为船上的车道要少得多。

更小的封装尺寸和更低的成本。

减少对偏斜管理的需求,因为数据时钟嵌入在数据流中。

JESD204B接口可适应不同分辨率的数据转换器。这样就无需对未来的ADC和数模转换器DAC)的收发器/接收器(Tx/Rx)板(逻辑器件)进行物理重新设计。

JESD204B标准通过使用确定性延迟简化了多通道同步。

很明显,JESD204B是先进数据采集系统设计的首选接口。该标准减少了高速数据转换器与FPGA和其他设备之间的数字输入和输出数量。更少的互连简化了布局,并有可能实现更小的外形尺寸。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 收发器
    +关注

    关注

    10

    文章

    3424

    浏览量

    105961
  • 无线电
    +关注

    关注

    60

    文章

    2139

    浏览量

    116442
  • PCB
    PCB
    +关注

    关注

    1

    文章

    1795

    浏览量

    13204
收藏 人收藏

    评论

    相关推荐

    JESD204B的系统级优势

    作者:Sureena Gupta如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以
    发表于 09-18 11:29

    串行LVDS和JESD204B的对比

    提升至12.5 GbpsJESD204B还增加了对确定延迟的支持,该功能可在接收器和发射器之间进行同步状态的通信。JESD204B还支持谐波时钟,使得依据确定相位,通过低速输入时钟获
    发表于 05-29 05:00

    JESD204B串行接口时钟的优势

    多地数模转换器接口是JESD204B subclass1。其最大传输速率可达12.5Gbps,支持多链路和多器件的同步以及固定时差的测量。下表是各版本之间的差异: 在JESD204 接口出现以前,数模转换器
    发表于 06-19 05:00

    FPGA高速数据采集设计之JESD204B接口应用场景

    与更低的封装成本:JESD204B不仅采用8b10b编码技术串行打包数据,而且还有助于支持高达12.5Gbps
    发表于 12-03 17:32

    FPGA高速数据采集设计之JESD204B接口应用场景

    一,JESD204B应用的优缺点接触过FPGA高速数据采集设计的朋友,应该会听过新术语“JESD204B”。这是一种新型的基于高速SERDE
    发表于 12-04 10:11

    jesd204b ip核支持的线速率

    因实际需求,本人想使用JESD204b的ip核接收ADC发送过来的数据,ADC发送的数据链路速率是15gbps, 厂家说属于204b标准。我
    发表于 08-12 09:36

    JESD204B的优势

    的青睐和关注也就不足为奇了,它具备如下系统级优势:更小的封装尺寸与更低的封装成本:JESD204B 不仅采用 8b10b 编码技术串行打包数据,而且还有助于支持高达
    发表于 11-23 06:35

    JESD204B FPGA调试软件加快高速设计速度

    Xilinx收发器调试工具,可支持312.5Mbps至12.5GbpsJESD204B数据转换器至FPGA串行数据接口和Xilinx® Inc., 7系列FPGA及Zynq®-70
    发表于 10-17 16:35 1035次阅读

    在Xilinx FPGA上快速实现 JESD204B

    简介 JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达
    发表于 04-12 10:22 1.5w次阅读
    在Xilinx FPGA上快速实现 <b class='flag-5'>JESD204B</b>

    JESD204B标准及演进历程

    在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准「JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互
    发表于 11-18 02:57 1.4w次阅读

    FPGA 的高速数据采集设计之JESD204B部分详解

    如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。 我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它如何同 FPGA 协作。他
    发表于 11-18 08:36 3436次阅读
     FPGA 的<b class='flag-5'>高速</b><b class='flag-5'>数据采集</b>设计之<b class='flag-5'>JESD204B</b>部分详解

    搭载JESD204B编码的高速数据采集开发板

    这款高速数据采集板含有两个14位、250 MSPS双通道ADC AD9250,支持高速串行JESD204B编码输出,可以显著改善FPGA连接性能。在本例中,我们将其连接到一块Xilin
    的头像 发表于 06-20 06:10 3675次阅读

    JESD204B是否真的适合你

    作者:Sureena Gupta 如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。 我在工作中看到过很多工程师询问有关 JESD204B 接口
    发表于 11-10 09:43 752次阅读
    <b class='flag-5'>JESD204B</b>是否真的适合你

    JESD204B是FPGA中的新流行语吗

    JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JE
    的头像 发表于 05-26 14:49 743次阅读
    <b class='flag-5'>JESD204B</b>是FPGA中的新流行语吗

    JESD204B使用说明

    能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集
    的头像 发表于 12-18 11:31 197次阅读
    <b class='flag-5'>JESD204B</b>使用说明