如下图所示,UVM中的TLM接口为组件之间Transaction的发送和接收提供了一套统一的通信方法。
一个简单的transaction-level 验证环境的基本组成部分是:
一个激励发生器(sequencer),用于创建 transaction-level激励到DUT。
一个driver将这些transactions转换为DUT接口的信号级激励。
一个monitor来识别DUT接口上的信号级行为,并将其转换为transactions。
一个analysis component,如coverage collector或scoreboard,以“分析”transactions。
正如我们看到的,UVM中TLM接口使得验证组件可以非常轻松地复用,而不考虑其内部实现。
上图中各个验证组件进一步组合成验证组件agent。UVM agent是一个封装了Sequencer,Driver和Monitor的验证组件,它实例化这些组件并通过TLM接口连接。由于UVM的可配置性,agent还可以具有配置选项,例如UVM 的类型(主动/被动),是否打开功能覆盖率收集等功能的旋钮以及其他类似参数。
验证环境开发者不是单独复用这些low-level的验证组件,而是复用整个agent,更容易形成一致的架构,更容易学习、 使用和配置。
审核编辑:刘清
-
发生器
+关注
关注
4文章
1358浏览量
61598 -
UVM
+关注
关注
0文章
181浏览量
19119 -
TLM
+关注
关注
1文章
32浏览量
24722 -
DUT
+关注
关注
0文章
189浏览量
12300
原文标题:UVM Transaction-Level 验证组件
文章出处:【微信号:芯片验证工程师,微信公众号:芯片验证工程师】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
评论