0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

易灵思内部重配置实现远程更新

XL FPGA技术交流 来源:XL科技 作者:XL科技 2023-05-30 09:24 次阅读

除通过外部多功能IO来选择之外,易灵思通过内部重配置实现远程更新操作也非常简单。

(1)使能内部重配置接口

1、在interface Designer中选择Device Setting ->Configuration

2、打开EnableInternalReconfigurationInterface

3、生成例化接口添加到top文件。

480f09ec-fe06-11ed-90ce-dac502259ad0.png

关于重配置接口就以下几个信号

inputcfg_ERROR,
output[1:0]cfg_CBSEL,
outputcfg_CONFIG,
outputcfg_ENA

其中_CBSEL就是选择那个image的。ENA拉高就可以启动相应image加载。

(2)重配置过程操作

1、通过_CBSEL选择相应的image;

2、拉高_ENA;

3、使能_CONFIG为高;

4、如果_ERROR为0重配置成功。

(3)组合image文件的生成

1、在Efinity Programmer中,点击combine multiple Image Files项。

4818d404-fe06-11ed-90ce-dac502259ad0.png

(2)在CBSEL为00的地方添加golden image,其余添加APP_image即可以,地址如果不给定,会自动分配。填写输出文件,点击apply生成即可。

481f3d12-fe06-11ed-90ce-dac502259ad0.png

更详细的信号请参考易灵思AN010.

1、通过内部重配置远程更新也要注意在上电时外部CSEL管脚的状态,如果没有指向goden image或者app image,那么会要等待一段时间,文档说应该会加载6次,大概41s。

2、下面是重配置流程图。

(1)上电之后,CRESET_N上升沿触发配置过程。

(2)golden image加载完成之后进入user mode;

(3)用户启动重配置触发,配置新image;

(4)如果配置成功则进入user mode,如果没有配置成功则会加载6次;

(5)6次之后_ERROR拉高,并再次加载golden image;

(6)如果不想反复以上操作可以通过检测_ERROR来禁止下次的New image配置触发。

4827ee8a-fe06-11ed-90ce-dac502259ad0.png

下面提供一个demo,CONFIG只需要拉高一个时钟周期即可

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口
    +关注

    关注

    33

    文章

    8486

    浏览量

    150805
  • 流程图
    +关注

    关注

    2

    文章

    63

    浏览量

    18712
  • 触发
    +关注

    关注

    1

    文章

    86

    浏览量

    22600
  • 远程更新
    +关注

    关注

    0

    文章

    8

    浏览量

    7604
  • 易灵思
    +关注

    关注

    5

    文章

    45

    浏览量

    4852

原文标题:易灵思内部重配置实现远程更新 -v1

文章出处:【微信号:gh_ea2445df5d2a,微信公众号:FPGA及视频处理】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    发布ISE12.2强化部分可重配置FPGA技术

    ISE12.2设计套件强化了其部分可重配置技术设计流程,并通过智能时钟门控技术降低24% 的 BRAM 功耗。赛部分可重配置技术,是目前唯一经行业验证的可
    发表于 07-31 12:39 510次阅读

    公司在2017年闪存峰会上展示可重配置存储加速解决方案

    All Programmable 技术和器件全球领先企业——赛公司在 2017 年闪存峰会上展示了可重配置存储加速解决方案。通过一系列的演示和介绍,赛
    的头像 发表于 09-20 17:12 3360次阅读

    FPGA flash操作原理

    FPGA flash操作原理分享
    的头像 发表于 04-09 15:03 934次阅读

    采用FPGA实现DisplayPort详细教程【赛内部资料】

    公司高级产品营销经理 Neal KendallQuantum Data市场营销经理采用FPGA实现DisplayPort详细教程【赛内部
    发表于 03-01 11:10

    :面向动态应用的灵活操作系统

    利用赛 FPGA 的动态重配置功能,同构多线程执行模型可同时兼得软件灵活性和硬件性能。
    发表于 09-01 09:27 678次阅读
    赛<b class='flag-5'>灵</b><b class='flag-5'>思</b>:面向动态应用的灵活操作系统

    Xilinx的可重配置加速堆栈为云级应用提供业界最高计算效率

    11月15日,All Programmable技术和器件的全球领先企业赛公司)宣布,在2016全球超算大会上宣布推出一套全新的技术——赛
    发表于 11-16 16:42 698次阅读

    谈谈赛的局部重配置技术

    这里提到的局部重配置技术(Partial Reconfiguration) 是现场可编程门阵列(呵呵,就是FPGA了) 器件中的一部分。指的是在FPGA其他部分还在正常运行的情况下对其局部进行的重新配置
    发表于 02-11 16:32 2702次阅读

    重配置加速堆栈方案,旨在快速开发和部署加速平台

    公司(Xilinx)宣布,在2016全球超算大会(SC 16)上宣布推出一套全新的技术——赛重配置加速堆栈方案,旨在帮助全球最
    发表于 07-31 09:08 871次阅读

    基于SRAM的可重配置电路PLD

    ,以便系统在适当的时候将其下载到PLD中,从而实现在电路可重配置ICR(In-Circuit Reconfigurability,在电
    发表于 02-23 14:30 944次阅读
    基于SRAM的可<b class='flag-5'>重配置</b>电路PLD

    Programmer工具的配置模式过程分析

    Trion FPGA的配置模块主要由CBUS[2:0]、SS_N和TEST_N几个信号控制。FPGA进入用户模式前不要对这几个信号进行翻转。
    的头像 发表于 03-09 15:58 1811次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>Programmer工具的<b class='flag-5'>配置</b>模式过程分析

    浅谈RAM使用

    RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。
    的头像 发表于 02-01 09:53 1188次阅读
    浅谈<b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用

    的局部重配置技术(Partial Reconfiguration)

    一般情况下,要重新配置一个FPGA需要使其处于复位状态,并通过外部控制器重新加载一个新设计到器件中。而局部重配置技术允许在FPGA内部或外部的控制器在加载一个局部设计到一个可重配置模块
    的头像 发表于 03-17 14:03 1957次阅读

    RAM使用指南

    RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。
    的头像 发表于 06-07 09:19 1656次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用指南

    IDE更新ROM可以不用全编译了

    之前有人问题的BRAM是否可以修改ROM的初始化参数,像xilinx一样不需要编译,也有人问RISC 修改了bootloader有没有办法不用重新编译,在之前确实不行。不过
    的头像 发表于 06-30 16:05 901次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>IDE<b class='flag-5'>更新</b>ROM可以不用全编译了

    FPGA软件更新的节奏,也许能磨出一个好产品

    一个好的产品,必须不断地改进,不断地否定自己,不断地革命,不断地优化自己,才能做到最好。以国产的FPGA工具链:Efinity为例,Elitestek(
    的头像 发表于 07-12 00:26 616次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>FPGA软件<b class='flag-5'>更新</b>的节奏,也许能磨出一个好产品