0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

TSV工艺及设备技术

闪德半导体 来源:闪德半导体 2023-05-31 11:02 次阅读

由于摩尔定律逐渐接近其物理极限,为进一步追求速度、功耗、功能与制造成本的平衡,后道封装更加强调封装集成度、I/O引脚密度及功能集成度,因此SiP、2.52D/3D集成及WLP成为未来集成电路后道封装工艺的发展重点。 当前最主要的封装形式仍然为倒装键合和引线键合,先进封装(包括2.5D集成、Fan-out WLP/PLP等)已经进入市场并占据一定市场份额,3D集成是当前技术研究热点。2018年底,英特尔发布了首个商用3D集成技术:FOVEROS混合封装。

传统的集成电路后道工艺设备主要包括:划切设备、减薄设备、键合设备、测试分选设备等。SiP、2.5D/3D集成、WLP等先进封装技术大量采用了前道工艺中的光刻、刻蚀、金属化、平坦化等工艺设备,集成电路前后道工艺呈现融合发展的态势。集成电路后道工艺设备的发展需要满足未来SiP、2.5D/3D集成、WLP等先进封装技术发展的需求。


主要技术挑战 (1)超薄晶圆减薄及划切设备。代工厂出厂的硅晶圆厚度一般为0.7~0.8 mm,为保证芯片小尺寸封装的要求,硅晶圆在封装中一般需要通过背面研磨/抛光过程进行减薄。当前大生产中引线键合芯片的减薄工艺可达30μm,倒装芯片的减薄工艺一般在50μm左右,晶圆减薄设备已经相对成熟,可以支持直到2030年的减薄工艺需求。 c9c9b06a-fed6-11ed-90ce-dac502259ad0.jpg 超薄晶圆划切可能导致芯片的卷曲和碎裂,传统的机械划切和激光划切在划切质量和成本等方面都面临着极大的挑战。一种新兴的等离子体划切技术近年来逐渐受到关注:等离子体划切技术与干法刻蚀技术相近,利用等离子体物理轰击和化学反应在硅片表面形成深而细的沟槽,从而达到分割芯片的目的。相对于传统划切技术,等离子体划切具有三大优点:一是芯片侧壁无损伤,没有应力导致的芯片弯曲;二是可以实现多条线的批量划切,减少工艺时间;三是划切通道窄,减少材料损失。 (2)引线键合设备。目前,引线键合仍然是主流的芯片互联方式,占全部封装市场的77%左右,其中用于系统级封装的引线键合市场增长迅速。当前引线键合工艺及设备的发展趋势主要包括四个方面:一是降低成本(主要通过引线材料的变革,由Au线逐渐变更为Ag、Cu线);二是提高产能(近年来,除提升键合机定位平台电机速度外,键合工艺的优化在提升键合设备产能中发挥的作用越来越重要);三是互联密度更大(主要通过新的封装结构和工艺实现);四是采用智能引线键合机(智能引线键合机将实现精确的工艺控制、缺陷检测和可追溯性,从而缩短封装产品的研发时间、提高良率和产能,是未来先进引线键合技术发展的主要驱动力之一)。 c9d2cdc6-fed6-11ed-90ce-dac502259ad0.png (3)倒装键合设备。相对引线键合,倒装键合是高密度封装技术的主要发展方向,有助于实现堆叠芯片和三维封装工艺,在2.5D/3D集成、晶圆级封装、系统级封装等封装技术领域均有广泛应用。 目前倒装芯片的互联方式主要包括热超声(采用金球凸点,Gold stud)、回流焊(采用锡球凸点,Solder bump)和热压(采用铜柱凸点,Copper pillar)三种键合工艺。热超声倒装键合设备基于成熟的引线键合技术,主要用于I/O密度较低的芯片中;回流焊工艺设备通过热回流将蘸有助焊剂的芯片焊接在基板上,是相对主流的倒装焊设备;热压工艺设备主要面向铜柱凸点和微铜柱凸点,凸点密度更高,代表着倒装设备的发展方向,热压工艺设备最大的技术挑战是设备的装片精度(提高装片精度会牺牲工艺速度,从而增大工艺成本)。 除以上三种主要倒装键合技术外,正在开发的先进倒装技术包括基于热压工艺设备的无凸点Cu-Cu直接键合技术。 (4)2.5D/3D集成。2.5D集成是传统的2D封装(两个裸片在封装体内水平排布)的升级,指两个或更多的裸片以倒装键合的形式在基板上水平排布。3D集成指两个或更多的裸片相互堆叠,并直接互联。2.5D/3D集成技术相对传统的2D封装,可实现更高的性能、更低的能耗、更低的延迟、以及更小的芯片尺寸。 2.5D/3D集成都离不开TSV(硅通孔)、倒装键合等封装技术,TSV工艺是关键,相关设备发展是重点。TSV是通过芯片和芯片之间、晶圆和晶圆之间制造垂直通孔,在通孔中电镀铜实现垂直方向上芯片的互联,主要包括通孔刻蚀(使用深反应离子束刻蚀或激光打孔设备)、绝缘层/介电层沉积(CVD设备)、阻挡层/种子层沉积(PVD设备)、通孔镀Cu(ECD设备)、多余Cu去除(CMP设备)等工艺步骤,可见,TSV技术主要基于集成电路前道设备实现。 c9db47d0-fed6-11ed-90ce-dac502259ad0.png TSV工艺及设备技术在持续提升中,主要挑战和发展方向包括:高密度、高深宽比刻蚀、绝缘层和金属层的低温工艺、高速通孔填充、持续降低成本等。 (5)晶圆级封装(WLP)。晶圆级封装是在晶圆上直接进行裸芯片封装,再切割形成独立的芯片。晶圆级封装可减少封装材料及工序,同时具有轻薄短小的特点,是封装技术发展方向之一。晶圆级封装作为一种新型封装形式,其制备过程同样需要基于键合、减薄、TSV等封装技术和设备。 晶圆级封装最主要的发展趋势是由晶圆级向板级发展:为了追求更高的生产效率进而降低成本,晶圆级封装从传统的以200 mm/300 mm晶圆形式封装向长方形板级封装发展,长方形基板尺寸从300 mm×300 mm、457 mm×610 mm、510 mm×515 mm提升至600 mm×600 mm。从设备角度来说,主要的挑战在于基板形状的变化,很多基于圆形基板的设备(如旋转涂胶设备)等,需要做适应性改造。目前韩国三星电机(SEMCO)和纳沛斯(Nepes)公司都在开展板级封装设备的研发。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶圆
    +关注

    关注

    52

    文章

    4808

    浏览量

    127648
  • 封装
    +关注

    关注

    126

    文章

    7719

    浏览量

    142568
  • TSV
    TSV
    +关注

    关注

    4

    文章

    107

    浏览量

    81420

原文标题:半导体工艺装备现状及发展趋势(中)

文章出处:【微信号:闪德半导体,微信公众号:闪德半导体】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    硅通孔三维互连与集成技术

    本文报道了硅通孔三维互连技术的核心工艺以及基于TSV形成的众多先进封装集成技术。形成TSV主要有Via-First、Via-Middle、V
    的头像 发表于 11-01 11:08 1720次阅读
    硅通孔三维互连与集成<b class='flag-5'>技术</b>

    Bosch刻蚀工艺的制造过程

    Bosch刻蚀工艺作为微纳加工领域的关键技术,对于HBM和TSV的制造起到了至关重要的作用。
    的头像 发表于 10-31 09:43 153次阅读
    Bosch刻蚀<b class='flag-5'>工艺</b>的制造过程

    用于2.5D与3D封装的TSV工艺流程是什么?有哪些需要注意的问题?

    上图是TSV工艺的一般流程。TSV,全名Through-Silicon Via,又叫硅通孔工艺
    的头像 发表于 04-17 09:37 1314次阅读
    用于2.5D与3D封装的<b class='flag-5'>TSV</b><b class='flag-5'>工艺</b>流程是什么?有哪些需要注意的问题?

    一文解锁TSV制程工艺技术

    TSV(Through-Silicon Via)是一种先进的三维集成电路封装技术。它通过在芯片上穿孔并填充导电材料,实现芯片内、芯片间以及芯片与封装之间的垂直连接。
    的头像 发表于 04-11 16:36 5530次阅读
    一文解锁<b class='flag-5'>TSV</b>制程<b class='flag-5'>工艺</b>及<b class='flag-5'>技术</b>

    开启高性能芯片新纪元:TSV与TGV技术解析

    Via,TSV)和玻璃通孔(Through-Glass Via,TGV)技术是三维集成的关键技术之一,它们在实现更高密度的互连、提高性能和降低功耗等方面发挥着重要作
    的头像 发表于 04-03 09:42 3413次阅读
    开启高性能芯片新纪元:<b class='flag-5'>TSV</b>与TGV<b class='flag-5'>技术</b>解析

    HBM:突破AI算力内存瓶颈,技术迭代引领高性能存储新纪元

    HBM制造集成前道工艺与先进封装,TSV、EMC、键合工艺是关键。HBM制造的关键在于TSV DRAM,以及每层TSV DRAM之间的连接方
    发表于 03-14 09:58 1043次阅读
    HBM:突破AI算力内存瓶颈,<b class='flag-5'>技术</b>迭代引领高性能存储新纪元

    TSV 制程关键工艺设备技术及发展

    共读好书 魏红军 段晋胜 (中国电子科技集团公司第二研究所) 摘要: 论述了 TSV 技术发展面临的设备问题,并重点介绍了深硅刻蚀、 CVD/PVD 沉积、电镀铜填充、晶圆减薄、晶圆键合等几种制约
    的头像 发表于 03-12 08:43 794次阅读
    <b class='flag-5'>TSV</b> 制程关键<b class='flag-5'>工艺设备</b><b class='flag-5'>技术</b>及发展

    基于两步刻蚀工艺的锥形TSV制备方法

    的 2.5D/3D 封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直 TSV 的制造工艺复杂,容易造成填充缺陷。锥形 TSV 的侧壁倾斜,开口较大,有利于膜层沉积和
    的头像 发表于 02-25 17:19 764次阅读
    基于两步刻蚀<b class='flag-5'>工艺</b>的锥形<b class='flag-5'>TSV</b>制备方法

    基于两步刻蚀工艺的锥形TSV制备方法研究

    以硅通孔(TSV)为核心的 2.5D/3D 封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。
    的头像 发表于 02-25 16:51 1131次阅读
    基于两步刻蚀<b class='flag-5'>工艺</b>的锥形<b class='flag-5'>TSV</b>制备方法研究

    TSV与异构集成技术的前沿进展与趋势展望

    先进封装是芯片设计的必由之路。TSV则是必由之路上的服务站。世界上各个主要的IC厂商包括设计、晶圆、封测厂商,开发了一大批专利技术,使用TSV达成各种复杂的三维芯片的高性能堆叠结构。
    发表于 02-25 09:58 882次阅读
    <b class='flag-5'>TSV</b>与异构集成<b class='flag-5'>技术</b>的前沿进展与趋势展望

    一文详解硅通孔技术(TSV)

    硅通孔技术TSV,Through Silicon Via)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的技术,是2.5D/3D 封装的关键工艺之一。通过垂直互
    的头像 发表于 01-09 09:44 1.6w次阅读
    一文详解硅通孔<b class='flag-5'>技术</b>(<b class='flag-5'>TSV</b>)

    3D-IC 中 硅通孔TSV 的设计与制造

    3D-IC 中 硅通孔TSV 的设计与制造
    的头像 发表于 11-30 15:27 850次阅读
    3D-IC 中 硅通孔<b class='flag-5'>TSV</b> 的设计与制造

    泛林集团独家向三星等原厂供应HBM用TSV设备

    三星电子和sk海力士用于tsv蚀刻的设备都是Syndion。synthion是典型的深硅蚀刻设备,深度蚀刻到晶片内部,用于tsv和沟槽等的高度和宽度比的形成。泛林集团 sabre 3d
    的头像 发表于 11-30 10:15 791次阅读

    先进封装技术之争 | 巨头手握TSV利刃垄断HBM市场,中国何时分一杯羹?

    文章转自:屹立芯创公众号 “TSV是能实现芯片内部上下互联的技术,可以使多个芯片实现垂直且最短互联”,AI算力带动TSV由2.5D向3D深入推进,HBM异军突起,前道大厂凭借积淀的制造优势继续垄断并
    的头像 发表于 11-09 13:41 5385次阅读
    先进封装<b class='flag-5'>技术</b>之争 | 巨头手握<b class='flag-5'>TSV</b>利刃垄断HBM市场,中国何时分一杯羹?

    简单介绍硅通孔(TSV)封装工艺

    在上篇文章中介绍了扇入型晶圆级芯片封装(Fan-In WLCSP)、扇出型晶圆级芯片封装(Fan-Out WLCSP)、重新分配层(RDL)封装、倒片(Flip Chip)封装,这篇文章着重介绍硅通孔(TSV)封装工艺
    的头像 发表于 11-08 10:05 4981次阅读
    简单介绍硅通孔(<b class='flag-5'>TSV</b>)封装<b class='flag-5'>工艺</b>