存储器集成电路测试，记忆体积体电路测试，Memory IC Test

存储器是集成电路领城的通用器件，其市场用量巨大，从类型上分为 ROM、EPROM、E²PROM、SRAM、 DRAM、FLASH 等。半导体存储器具有极其复杂的高密度的结构和高精密时序的功能。存储器测试技术的演变是由故障模型的变化决定的，一旦确定了存储器设计、制造技术的故障模型集合，就可以开发适当的测试模式与策略。

存储器的故障可分为永久性故障和暂时性故障。表中列出了可能发生的存储器功能故障。

上表中列出的 16种故障可以归并为4 类，即固定故障、转换故障、地址故障和男合故障。存储器测试主要采用一定的测试图案来检测相应的故障，下表为目前行业内主要采用的存储器测试图案与故障模型对应关系表。

单独的半导体存储器可以利用存储器专用测试设备进行测试，该设备通常包含硬件算法图形生成器 ( Algorithmnic Pattern Generator, APG),具有算术逻辑单元 （Arithmetic Logic Unit, AIU)，可以实时处理地址的运算，并且根据算法实时生成相应测试图案。图所示为半导体存储器专用测试设备基本架构。

由于嵌人式存储器不易直接测试，目的主要采用内建自测试（BIST）解决方案。存储器 BIST 结构为存储器提供激励、数据压缩比较能力，通常内建冗余分析（Built-In Redundancy Analysis, BIRA）模块或内建自修复 （Built-In Self-Repair， BISR)模块，可以将测试结果存储到芯片上，并具备冗余修复功能。

由于半导体存储器容量越来越大，测试时间越来越长，导致测试成本居高不下。除BIST 内部全速测试方案外，日前片外测试主要采用的是并行测试方案。据国际半导体技术路线图组织公布，近年米 DRAM、Flash 产业化测试中已实现超过 256 个工位的并行测试。

审核编辑 ：李倩